fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

工程師經(jīng)驗(yàn)談：合適的FPGA電源的選擇

工程師經(jīng)驗(yàn)談：合適的FPGA電源的選擇-　現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）是可以包括數(shù)千個(gè)典型的、可編程邏輯單元，一個(gè)由線和可編程開(kāi)關(guān)的矩陣與單獨(dú)的邏輯單元互連，典型的設(shè)計(jì)包括指定每個(gè)單元的簡(jiǎn)單邏輯功能和選擇性地關(guān)閉互連矩陣中的開(kāi)關(guān)。
關(guān)鍵字： FPGA 電源設(shè)計(jì)

經(jīng)典方案：光伏并網(wǎng)發(fā)電裝置的系統(tǒng)實(shí)現(xiàn)

經(jīng)典方案：光伏并網(wǎng)發(fā)電裝置的系統(tǒng)實(shí)現(xiàn)-系統(tǒng)以FPGA為控制核心，由MOSFET管全橋逆變電路以及其IR2110對(duì)其驅(qū)動(dòng)、SPWM（正弦脈寬調(diào)制）波的生成、電壓電流的檢測(cè)、相位頻率跟蹤等模塊組成。
關(guān)鍵字：逆變電路 FPGA 光伏并網(wǎng)發(fā)電

FPGA電源設(shè)計(jì)有哪幾個(gè)步驟

FPGA電源設(shè)計(jì)有哪幾個(gè)步驟-現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）被發(fā)現(xiàn)在眾多的原型和低到中等批量產(chǎn)品的心臟。 FPGA的主要優(yōu)點(diǎn)是在開(kāi)發(fā)過(guò)程中的靈活性，簡(jiǎn)單的升級(jí)路徑，更快地將產(chǎn)品推向市場(chǎng)，并且成本相對(duì)較低。一個(gè)主要缺點(diǎn)是復(fù)雜，用FPGA往往結(jié)合了先進(jìn)的系統(tǒng)級(jí)芯片（SoC）。
關(guān)鍵字： FPGA 電源設(shè)計(jì) SoC

FPGA的系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)方案

FPGA的系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)方案-人群的監(jiān)控與監(jiān)測(cè)已經(jīng)成為當(dāng)前的一個(gè)重要領(lǐng)域。政府和安全部門(mén)都已經(jīng)開(kāi)始尋求在公共場(chǎng)所智能監(jiān)測(cè)人群的更先進(jìn)的方式，從而避免在來(lái)不及采取行動(dòng)之前檢測(cè)到任何異?；顒?dòng)。
關(guān)鍵字： FPGA 智能攝像頭傳感器賽靈思

FPGA的LCD液晶顯示器設(shè)計(jì)

FPGA的LCD液晶顯示器設(shè)計(jì)-由于LCD 液晶顯示器體積小、重量輕、功耗低，應(yīng)用非常廣泛，如作為飛機(jī)、坦克和船上的顯示面板，可縮小原CRT顯示器的所占空間，減輕設(shè)備重量，增強(qiáng)機(jī)動(dòng)性。
關(guān)鍵字： FPGA LCD 液晶顯示器

詳解FPGA電源設(shè)計(jì)的基本方法和步驟

詳解FPGA電源設(shè)計(jì)的基本方法和步驟-現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）被發(fā)現(xiàn)在眾多的原型和低到中等批量產(chǎn)品的心臟。 FPGA的主要優(yōu)點(diǎn)是在開(kāi)發(fā)過(guò)程中的靈活性，簡(jiǎn)單的升級(jí)路徑，更快地將產(chǎn)品推向市場(chǎng)，并且成本相對(duì)較低。一個(gè)主要缺點(diǎn)是復(fù)雜，用FPGA往往結(jié)合了先進(jìn)的系統(tǒng)級(jí)芯片（SoC）。
關(guān)鍵字： FPGA 電源設(shè)計(jì) 電源模塊德州儀器

無(wú)線鏈路方案提升醫(yī)療應(yīng)用的效率

無(wú)線鏈路方案提升醫(yī)療應(yīng)用的效率-要想充分發(fā)揮集成的無(wú)線系統(tǒng)優(yōu)勢(shì)，要求在更長(zhǎng)距離內(nèi)有足夠的可靠性，以便讀取的任何數(shù)據(jù)都能直接發(fā)送到護(hù)理站的中心控制系統(tǒng)中，這涉及到信號(hào)穿過(guò)幾個(gè)中間病房墻體并且仍能在100-150米遠(yuǎn)（300至500英尺）的地方檢測(cè)到。更低的射頻頻率，比如低于1GHz，可以提供更好的建筑材料穿透性能。
關(guān)鍵字：無(wú)線鏈路 FPGA 藍(lán)牙

Mali GPU編程特性及二維浮點(diǎn)矩陣運(yùn)算并行優(yōu)化詳解

Mali GPU編程特性及二維浮點(diǎn)矩陣運(yùn)算并行優(yōu)化詳解-本文針對(duì)Mali-T604 GPU論述了基于OpenCL的Linux平臺(tái)上進(jìn)行通用計(jì)算并行優(yōu)化的方法，論述了Mali-T604 GPU的硬件特點(diǎn)，并基于OpenCL設(shè)計(jì)了二維矩陣乘法的并行方案，在Mali-T604上獲得了驚人的加速比，結(jié)果表明Mali GPU對(duì)于龐大輸入量的計(jì)算密集型高度可數(shù)據(jù)并行化通用計(jì)算問(wèn)題有顯著的加速能力，且并行優(yōu)化結(jié)果正確可靠。
關(guān)鍵字： Linux OpenCL SoC

電源管理IC三大趨勢(shì)的深度解析

電源管理IC三大趨勢(shì)的深度解析-在所有的電子設(shè)備和產(chǎn)品中，都不乏電源管理IC的“身影”。隨著數(shù)字高速I(mǎi)C技術(shù)和芯片制造工藝技術(shù)的共同高速發(fā)展，高性能電源IC“助陣”的作用顯得愈加重要。
關(guān)鍵字：電源管理 FPGA 電源設(shè)計(jì)

基于FPGA的數(shù)字密碼鎖

基于FPGA的數(shù)字密碼鎖-本文介紹了一種以FPGA 為基礎(chǔ)的數(shù)字密碼鎖。采用自頂向下的數(shù)字系統(tǒng)設(shè)計(jì)方法，將數(shù)字密碼鎖系統(tǒng)分解為若干子系統(tǒng)，并且進(jìn)一步細(xì)劃為若干模塊，然后用硬件描述語(yǔ)言VHDL 來(lái)設(shè)計(jì)這些模塊，同時(shí)進(jìn)行硬件測(cè)試。
關(guān)鍵字： VHDL FPGA 液晶顯示驅(qū)動(dòng) QuartusII

工程師須知：FPGA 的演進(jìn)、優(yōu)勢(shì)、設(shè)計(jì)、改進(jìn)

工程師須知：FPGA 的演進(jìn)、優(yōu)勢(shì)、設(shè)計(jì)、改進(jìn)-1989年我第一次接觸到電路板的時(shí)候，上面密布著一系列的TTL、CMOS芯片，一顆14～20只管腳的芯片中一般只有4-6個(gè)簡(jiǎn)單的“門(mén)”，十幾個(gè)芯片的大板子也就完成尋址、譯碼之類(lèi)的功能，使用起來(lái)是非常的痛苦，如果要修改邏輯，只能用手術(shù)刀切割電路板并進(jìn)行飛線。
關(guān)鍵字： FPGA 數(shù)字信號(hào)處理

詳析單片機(jī)、ARM、FPGA嵌入式的特點(diǎn)及區(qū)別

詳析單片機(jī)、ARM、FPGA嵌入式的特點(diǎn)及區(qū)別-本文詳細(xì)解析單片機(jī)、ARM、FPGA嵌入式的特點(diǎn)及區(qū)別。
關(guān)鍵字：單片機(jī) ARM FPGA 嵌入式

輸出跟蹤和時(shí)序控制幫助提高FPGA可靠性

輸出跟蹤和時(shí)序控制幫助提高FPGA可靠性-本文討論如何針對(duì)FPGA或微處理器配置各種電壓輸出跟蹤和時(shí)序控制選項(xiàng)，來(lái)幫助實(shí)現(xiàn)靈敏多電源軌系統(tǒng)的正確啟動(dòng)和關(guān)斷。
關(guān)鍵字： FPGA 時(shí)序控制

基于FPGA的系統(tǒng)促進(jìn)提高電機(jī)控制性能

基于FPGA的系統(tǒng)促進(jìn)提高電機(jī)控制性能-電機(jī)在各種工業(yè)、汽車(chē)和商業(yè)領(lǐng)域應(yīng)用廣泛。電機(jī)由驅(qū)動(dòng)器控制，驅(qū)動(dòng)器通過(guò)改變輸入功率來(lái)控制其轉(zhuǎn)矩、速度和位置。高性能電機(jī)驅(qū)動(dòng)器可以提高效率，實(shí)現(xiàn)更快速、更精確的控制。高級(jí)電機(jī)控制系統(tǒng)集控制算法、工業(yè)網(wǎng)絡(luò)和用戶接口于一體，因此需要更多處理能力來(lái)實(shí)時(shí)執(zhí)行所有任務(wù)?，F(xiàn)代電機(jī)控制系統(tǒng)通常利用多芯片架構(gòu)來(lái)實(shí)現(xiàn)：數(shù)字信號(hào)處理器（DSP）執(zhí)行電機(jī)控制算法，F(xiàn)PGA 實(shí)現(xiàn)高速I(mǎi)/O 和網(wǎng)絡(luò)協(xié)議，微處理器處理執(zhí)行控制。
關(guān)鍵字： FPGA 電機(jī)控制 DSP Zynq

Achronix的Speedcore? Custom Blocks定制單元塊為數(shù)據(jù)加速系統(tǒng)再添動(dòng)力

　　Achronix今日宣布為其eFPGA IP解決方案推出Speedcore custom blocks定制單元塊。Achronix Speedcore eFGPA嵌入式FPGA可加速數(shù)據(jù)密集的人工智能(AI)/機(jī)器學(xué)習(xí)、5G移動(dòng)通信、汽車(chē)先進(jìn)駕駛員輔助系統(tǒng)(ADAS)、數(shù)據(jù)中心和網(wǎng)絡(luò)應(yīng)用; Speedcore custom blocks定制單元塊可以大幅度地提升性能、功耗和面積效率，并支持以前在FPGA獨(dú)立芯片上無(wú)法實(shí)現(xiàn)的
關(guān)鍵字： Achronix FPGA