<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga soc

          基于CPLD的片內(nèi)振蕩器設(shè)計(jì)及其優(yōu)化

          • 本文介紹一種通用的基于CPLD的片內(nèi)振蕩器設(shè)計(jì)方法,它基于環(huán)形振蕩器原理,只占用片上普通邏輯資源(LE),無需使用專用邏輯資源(如MaxII中的UFM),從而提高了芯片的資源利用率。
          • 關(guān)鍵字: 片內(nèi)振蕩器  SoC  CPLD  

          基于IP的智能傳感器SOC設(shè)計(jì)

          • 利用SOC/IP芯片能組成完整的智能傳感器系統(tǒng)。智能傳感器傳感參數(shù)可能是多種多樣的。但從功能模塊組成來講,它主要包括數(shù)據(jù)采集模塊、補(bǔ)償與校正模塊、數(shù)據(jù)處理模塊、數(shù)據(jù)網(wǎng)絡(luò)通信模塊、人機(jī)界面和任務(wù)管理與調(diào)度模塊等功能單元。從而基于IP的智能傳感器SOC設(shè)計(jì)過程為:首先正確建立智能傳感器的通用模塊模型;然后合理劃分各摸塊功能規(guī)范,制定各模塊之間的接口協(xié)議與標(biāo)準(zhǔn);再設(shè)計(jì)出一系列通用的IP核;最后把所需的通用IP核搭建整合在一起構(gòu)成完整的智能傳感器系統(tǒng)。
          • 關(guān)鍵字: 智能傳感器系統(tǒng)  SoC  IP核  

          基于FPGA的可配置判決反饋均衡器的設(shè)計(jì)

          • 在移動(dòng)通信和高速無線數(shù)據(jù)通信中,多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導(dǎo)致數(shù)據(jù)傳輸時(shí)不可避免的產(chǎn)生碼間干擾,成為影響通信質(zhì)量的主要因素,而信道的均衡技術(shù)可以消除碼間干擾和噪聲,并減少誤碼率。其中判決反饋均衡器(DFE)是一種非常有效且應(yīng)用廣泛得對付多徑干擾得措施。
          • 關(guān)鍵字: 無線數(shù)據(jù)通訊  可配置均衡器  FPGA  

          Verilog HDL基礎(chǔ)之:實(shí)例5 交通燈控制器

          • 本實(shí)例通過Verilog HDL語言設(shè)計(jì)一個(gè)簡易的交通等控制器,實(shí)現(xiàn)一個(gè)具有兩個(gè)方向、共8個(gè)燈并具有時(shí)間倒計(jì)時(shí)功能的交通燈功能。
          • 關(guān)鍵字: VerilogHDL  華清遠(yuǎn)見  FPGA  交通燈控制器  

          基于FPGA的CAN總線轉(zhuǎn)換USB接口的設(shè)計(jì)方案

          • 這里以CAN總線通信接口為例,詳細(xì)論述了基于FPGA的CAN總線轉(zhuǎn)換USB接口的設(shè)計(jì)方案。
          • 關(guān)鍵字: 光電隔離  CAN總線轉(zhuǎn)換器  FPGA  

          SoC設(shè)計(jì)流程中的功耗管理

          • 如果不考慮功率問題,會(huì)導(dǎo)致器件性能低于預(yù)期,進(jìn)而使得器件良率下降。此外,較高的功耗會(huì)要求在溫度管理方面采取更多的系統(tǒng)級(jí)措施??偠灾?,這些功率問題正在造成SoC和系統(tǒng)成本的增加。在SoC設(shè)計(jì)流程中進(jìn)行功耗管理,能夠有效控制這些成本。
          • 關(guān)鍵字: 功率管理  功耗分析  SoC  

          借助MATLAB算法數(shù)學(xué)模型實(shí)現(xiàn)FPGA浮點(diǎn)定點(diǎn)轉(zhuǎn)換

          • 當(dāng)創(chuàng)建一個(gè) DSP 算法的數(shù)學(xué)模型時(shí),MATLAB 是天然之選,且出于硬件考慮,可以無阻礙地使用。將一個(gè)算法轉(zhuǎn)換為在 FPGA 上實(shí)現(xiàn)的定點(diǎn)模型是一個(gè)復(fù)雜的、可從 AccelDSP Synthesis 綜合工具提供的自動(dòng)化、加速和可視化功能中大大受益的過程。
          • 關(guān)鍵字: DSP算法  matlab  FPGA  

          移動(dòng)計(jì)算SoC IP組件設(shè)計(jì)

          • 作為SoC在移動(dòng)通信控制的分支,移動(dòng)操作SoC和一般的SoC在設(shè)計(jì)上是相似的。作為一個(gè)系統(tǒng)的核心,SoC要完成運(yùn)行、操作或控制功能,必須有相應(yīng)的組件配合。而多數(shù)組件,尤其是外部組件在SoC內(nèi)都要有一個(gè)對應(yīng)的控制器。所以,為了實(shí)現(xiàn)應(yīng)用對象操作,SoC要設(shè)計(jì)相當(dāng)數(shù)量的組件控制器。組件控制器的設(shè)計(jì),對SoC而言就是一些IP(Intellectual Property)組件的設(shè)計(jì)。由于可編程器件PLD具有簡單易學(xué)、修改方便的特點(diǎn),常常被用來作為設(shè)計(jì)IP組件的硬件支撐。
          • 關(guān)鍵字: SoC  移動(dòng)計(jì)算  無線通信  

          FPGA最小系統(tǒng)之:實(shí)例1 在Altera的FPGA開發(fā)板上運(yùn)行第一個(gè)FPGA程序

          • 本節(jié)旨在通過給定的工程實(shí)例——“蜂鳴器播放梁祝音樂”來熟悉Altera Quartus II軟件的基本操作、設(shè)計(jì)、編譯及仿真流程。同時(shí)使用基于Altera FPGA的開發(fā)板將該實(shí)例進(jìn)行下載驗(yàn)證,完成工程設(shè)計(jì)的硬件實(shí)現(xiàn),熟悉Altera FPGA開發(fā)板的使用及配置方式。
          • 關(guān)鍵字: Cyclone  Altera  FPGA  QuartusII  FPGA最小系統(tǒng)  

          FPGA最小系統(tǒng)之:硬件系統(tǒng)的調(diào)試方法

          • 隨著FPGA芯片的密度和性能不斷提高,調(diào)試的復(fù)雜程度也越來越高。BGA封裝的大量使用更增加了板子調(diào)試的難度。所以在調(diào)試FPGA電路時(shí)要遵循一定的原則和技巧,才能減少調(diào)試時(shí)間,避免誤操作損壞電路。
          • 關(guān)鍵字: BGA封裝  ASRAM  FPGA  QuartusII  FPGA最小系統(tǒng)  

          硬件仿真自動(dòng)化原型驗(yàn)證平臺(tái)提高定制設(shè)計(jì)FPGA式原型板的驗(yàn)證效率

          • 預(yù)制與定制FPGA式原型板加入?yún)f(xié)同仿真(co-emulatiON and co-simulation)功能,能夠提供高速、高能見度平臺(tái),實(shí)現(xiàn)SoC的快速、早期驗(yàn)證。
          • 關(guān)鍵字: 硬件輔助驗(yàn)證  SoC  硬件仿真  

          FPGA最小系統(tǒng)之:硬件系統(tǒng)的設(shè)計(jì)技巧

          • FPGA的硬件設(shè)計(jì)不同于DSP和ARM系統(tǒng),比較靈活和自由。只要設(shè)計(jì)好專用管腳的電路,通用I/O的連接可以自己定義。因此,F(xiàn)PGA的電路設(shè)計(jì)中會(huì)有一些特殊的技巧可以參考。
          • 關(guān)鍵字: EP1C6Q240  Altera  EP1C12Q240  FPGA  SDRAM  FPGA最小系統(tǒng)  

          電子系統(tǒng)級(jí)設(shè)計(jì)和驗(yàn)證方法學(xué)在SoC設(shè)計(jì)中的應(yīng)用

          • 本文討論電子系統(tǒng)級(jí)(ESL)設(shè)計(jì)和驗(yàn)證方法學(xué)在系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)中的應(yīng)用。ESL設(shè)計(jì)是能夠讓SoC設(shè)計(jì)工程師以緊密耦合方式開發(fā)、優(yōu)化和驗(yàn)證復(fù)雜系統(tǒng)架構(gòu)和嵌入式軟件的一套方法學(xué),它還提供下游寄存器傳輸級(jí)(RTL)實(shí)現(xiàn)的驗(yàn)證基礎(chǔ)。已有許多世界領(lǐng)先的系統(tǒng)和半導(dǎo)體公司采用ESL設(shè)計(jì)。他們利用ESL開發(fā)具有豐富軟件的多處理器器件,這些器件為創(chuàng)新終端產(chǎn)品獲得成功提供必需的先進(jìn)功能性和高性能。
          • 關(guān)鍵字: 架構(gòu)師視圖  時(shí)序捕獲  SoC  

          FPGA最小系統(tǒng)之:最小系統(tǒng)電路分析

          • FPGA的管腳主要包括:用戶I/O(User I/O)、配置管腳、電源、時(shí)鐘及特殊應(yīng)用管腳等。其中有些管腳可有多種用途,所以在設(shè)計(jì)FPGA電路之前,需要認(rèn)真的閱讀相應(yīng)FPGA的芯片手冊。
          • 關(guān)鍵字: Cyclone  Altera  Flash  FPGA  CPLD  SDRAM  FPGA最小系統(tǒng)  

          基于Xilinx FPGA的嵌入式Linux設(shè)計(jì)流程

          • 結(jié)合FPGA和Linux雙方優(yōu)勢,可以很好地滿足嵌入式系統(tǒng)設(shè)計(jì)需求,量體裁衣,去除冗余。本文給出了一種基于Xilinx FPGA的嵌入式Linux操作系統(tǒng)解決方案。
          • 關(guān)鍵字: 操作系統(tǒng)加載  Linux  FPGA  
          共7928條 94/529 |‹ « 92 93 94 95 96 97 98 99 100 101 » ›|

          fpga soc介紹

          您好,目前還沒有人創(chuàng)建詞條fpga soc!
          歡迎您創(chuàng)建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();