fpga+arm 文章 進(jìn)入fpga+arm技術(shù)社區(qū)
基于FPGA的多軟核圖像處理系統(tǒng)設(shè)計(jì)
- 介紹以圖像處理為應(yīng)用背景、基于FPGA芯片建立的多軟核系統(tǒng)設(shè)計(jì)。系統(tǒng)中包含兩個(gè)Nios II軟核處理器和兩個(gè)用于進(jìn)行圖像顏色空間轉(zhuǎn)換的CSC MegaCore IP核。兩個(gè)Nios II軟核處理器共享程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器及啟動(dòng)存儲(chǔ)器。在硬件設(shè)計(jì)方面，CSC MegaCore IP作為外圍組件通過一個(gè)自定義的接口控制器連接到以Nios II軟核處理器為核心的SoPC系統(tǒng)中。在軟件設(shè)計(jì)方面，運(yùn)行在每個(gè)Nios II軟核處理器上的程序通過硬件Mutex核協(xié)調(diào)對(duì)共享數(shù)據(jù)存儲(chǔ)器的訪問。
- 關(guān)鍵字： 圖像處理 多軟核系統(tǒng) FPGA
一種基于偏振原理和FPGA的調(diào)光系統(tǒng)設(shè)計(jì)
- 設(shè)計(jì)了一種光強(qiáng)自動(dòng)調(diào)節(jié)系統(tǒng)。通過光電傳感電路實(shí)現(xiàn)光電信號(hào)的轉(zhuǎn)換，使用FPGA對(duì)數(shù)據(jù)進(jìn)行實(shí)時(shí)處理，并以實(shí)驗(yàn)環(huán)境光照強(qiáng)度測(cè)試結(jié)果為參照對(duì)所測(cè)光強(qiáng)進(jìn)行線性變換修正，進(jìn)而查表獲得舵機(jī)偏轉(zhuǎn)角度的控制量，通過改變偏振片偏振化方向夾角來調(diào)節(jié)入射光強(qiáng)。自動(dòng)調(diào)光系統(tǒng)測(cè)量精度較高，實(shí)時(shí)調(diào)節(jié)性較好，魯棒性較強(qiáng)。
- 關(guān)鍵字： 光強(qiáng)調(diào)節(jié) 光電傳感 FPGA
同步數(shù)字復(fù)接的設(shè)計(jì)及其FPGA技術(shù)實(shí)現(xiàn)
- 在簡(jiǎn)要介紹同步數(shù)字復(fù)接基本原理的基礎(chǔ)上，采用VHDL語言對(duì)同步數(shù)字復(fù)接各組成模塊進(jìn)行了設(shè)計(jì)，并在ISE集成環(huán)境下進(jìn)行了設(shè)計(jì)描述、綜合、布局布線及時(shí)序仿真，取得了正確的設(shè)計(jì)結(jié)果，同時(shí)利用中小容量的FPGA實(shí)現(xiàn)了同步數(shù)字復(fù)接功能。
- 關(guān)鍵字： 同步數(shù)字復(fù)接 VHDL FPGA
基于FPGA的數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
- 提出了基于FPGA技術(shù)實(shí)現(xiàn)數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)方案，并介紹了基群與二次群之間的復(fù)接與分接的系統(tǒng)總體設(shè)計(jì)。硬件電路調(diào)試證明，該方案是行之有效的。
- 關(guān)鍵字： 數(shù)字復(fù)接系統(tǒng) 基群 FPGA
利用混合信號(hào)FPGA和先進(jìn)的軟件工具實(shí)現(xiàn)簡(jiǎn)易系統(tǒng)設(shè)計(jì)
- 過去十多年間出現(xiàn)了兩類集成處理器的FPGA：帶有處理器軟核的FPGA和帶有處理器硬核的FPGA。它們各有其優(yōu)缺點(diǎn)，但其中有些FPGA得以幸存，有的卻慘遭淘汰。問題在于嵌入式與 FPGA 設(shè)計(jì)人員的設(shè)計(jì)流程和相反特性究竟在多大程度上阻礙了這些器件的快速采納。
- 關(guān)鍵字： 處理器軟核 嵌入式領(lǐng)域 FPGA
多相結(jié)構(gòu)采樣率變換器的FPGA實(shí)現(xiàn)
- 采樣率變換器是多采樣率系統(tǒng)的一個(gè)重要組成部分。詳細(xì)討論了有理數(shù)采樣率變換器的原理，同時(shí)結(jié)合多采樣率系統(tǒng)網(wǎng)絡(luò)的等效變換和FIR濾波器的多相分解形式[1～2]，給出了適合于硬件實(shí)現(xiàn)的一種高效的多相結(jié)構(gòu)，并在Altera公司的FPGA芯片EP1C3T144C6上進(jìn)行了實(shí)現(xiàn)與驗(yàn)證。
- 關(guān)鍵字： 多采樣率系統(tǒng) 多相結(jié)構(gòu) FPGA
激光告警系統(tǒng)的異步FIFO設(shè)計(jì)
- 介紹了在激光告警系統(tǒng)中采用異步FIFO解決A/D數(shù)據(jù)采樣與FPGA數(shù)據(jù)處理模塊之間的不同速率匹配問題。在分析異步FIFO設(shè)計(jì)難點(diǎn)基礎(chǔ)上，提出利用Gray碼計(jì)數(shù)器作為讀寫地址編碼，有效地同步了異步信號(hào)，避免了亞穩(wěn)態(tài)現(xiàn)象的產(chǎn)生，給不同速率間的數(shù)據(jù)傳輸提供了一種有效的解決方案。
- 關(guān)鍵字： 異步FIFO A/D數(shù)據(jù)采樣 FPGA
ISE 12設(shè)計(jì)套件開啟FPGA生產(chǎn)力新時(shí)代
- 賽靈思公司(Xilinx)最新推出的ISE 12軟件設(shè)計(jì)套件，實(shí)現(xiàn)了具有更高設(shè)計(jì)生產(chǎn)力的功耗和成本的突破性優(yōu)化。ISE設(shè)計(jì)套件首次利用“智能”時(shí)鐘門控技術(shù)，將動(dòng)態(tài)功耗降低多達(dá)30%。此外，該新型套件還提供了基于時(shí)序的高級(jí)設(shè)計(jì)保存功能、為即插即用設(shè)計(jì)提供符合AMBA 4 AXI4 規(guī)范的IP支持，同時(shí)具備第四代部分重配置功能的直觀設(shè)計(jì)流程，可降低多種高性能應(yīng)用的系統(tǒng)成本。
- 關(guān)鍵字： Xilinx 設(shè)計(jì)套件 FPGA
基于FPGA 的二維提升小波變換IP核設(shè)計(jì)
- 提出了一種高效并行的二維離散提升小波(DWT)變換結(jié)構(gòu)，該結(jié)構(gòu)只需要7 行數(shù)據(jù)緩存，即可實(shí)現(xiàn)行和列方向同時(shí)進(jìn)行濾波變換。
- 關(guān)鍵字： 小波變換 數(shù)據(jù)緩存 FPGA IP核
基于FPGA控制的IDE磁盤陣列設(shè)計(jì)
- 設(shè)計(jì)了一種基于FPGA控制的高速數(shù)據(jù)存儲(chǔ)系統(tǒng)。該系統(tǒng)采用FPGA實(shí)現(xiàn)了對(duì)四個(gè)符合ATA-6規(guī)范的、RAID 0配置的IDE磁盤陣列的管理，并配合四個(gè)SDRAM實(shí)現(xiàn)對(duì)數(shù)據(jù)的高速穩(wěn)定存儲(chǔ)。該磁盤陣列同時(shí)掛四個(gè)IDE硬盤，平均數(shù)據(jù)流達(dá)到200MB/s，峰值傳輸速率達(dá)到800MB/s，也可以擴(kuò)展更多硬盤，構(gòu)成大容量的磁盤陣列。
- 關(guān)鍵字： 高速數(shù)據(jù)存儲(chǔ) IDE磁盤陣列 FPGA
fpga+arm介紹
您好，目前還沒有人創(chuàng)建詞條fpga+arm!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+arm的理解，并與今后在此搜索fpga+arm的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+arm的理解，并與今后在此搜索fpga+arm的朋友們分享。 創(chuàng)建詞條
fpga+arm電路
fpga+arm相關(guān)帖子
fpga+arm資料下載
fpga+arm專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473