fpga+arm 文章進(jìn)入fpga+arm技術(shù)社區(qū)

跨越鴻溝：同步世界中的異步信號(hào)

　　只有最初級(jí)的邏輯電路才使用單一的時(shí)鐘。大多數(shù)與數(shù)據(jù)傳輸相關(guān)的應(yīng)用都有與生俱來(lái)的挑戰(zhàn)，即跨越多個(gè)時(shí)鐘域的數(shù)據(jù)移動(dòng)，例如磁盤控制器、CDROM/DVD 控制器、調(diào)制解調(diào)器、網(wǎng)卡以及網(wǎng)絡(luò)處理器等。當(dāng)信號(hào)從一個(gè)時(shí)鐘域傳送到另一個(gè)時(shí)鐘域時(shí)，出現(xiàn)在新時(shí)鐘域的信號(hào)是異步信號(hào)。　　在現(xiàn)代 IC、ASIC 以及 FPGA 設(shè)計(jì)中，許多軟件程序可以幫助工程師建立幾百萬(wàn)門的電路，但這些程序都無(wú)法解決信號(hào)同步問題。設(shè)計(jì)者需要了解可靠的設(shè)計(jì)技巧，以減少電路在跨時(shí)鐘域通信時(shí)的故障風(fēng)險(xiǎn)。　　基礎(chǔ) 　　從事多時(shí)鐘設(shè)計(jì)的第一
關(guān)鍵字： FPGA 異步信號(hào) FIFO

零基礎(chǔ)學(xué)FPGA（十）初入江湖之i2c通信

　　相信學(xué)過單片機(jī)的同學(xué)對(duì)I2C總線都不陌生吧，今天我們來(lái)學(xué)習(xí)怎么用verilog語(yǔ)言來(lái)實(shí)現(xiàn)它，并在FPGA學(xué)習(xí)版上顯示。　　i2c總線在近年來(lái)微電子通信控制領(lǐng)域廣泛采用的一種新型的總線標(biāo)準(zhǔn)，他是同步通信的一種特殊方式，具有接口少，控制簡(jiǎn)單，器件封裝形式小，通信速率高等優(yōu)點(diǎn)。在主從通信中，可以有多個(gè)i2c總線器件同時(shí)接到i2c總線上，所有與i2c兼容的器件都有標(biāo)準(zhǔn)的接口，通過地址來(lái)識(shí)別通信對(duì)象，使他們可以經(jīng)由i2c總線互相直接通信。　　i2c總線由兩條線控制，一條時(shí)鐘線SCL，一條數(shù)據(jù)線SDA，這
關(guān)鍵字： FPGA i2c verilog

Xilinx宣布400萬(wàn)邏輯單元元件出貨

　　美商賽靈思(Xilinx)宣布400萬(wàn)邏輯單元元件出貨，可提供等同于5,000萬(wàn)以上ASIC邏輯閘，元件容量更比競(jìng)爭(zhēng)產(chǎn)品高出4倍。首批出貨的Virtex UltraScale VU440 FPGA是新一代ASIC及復(fù)雜的SOC原型設(shè)計(jì)與模擬仿真的好選擇。除了具備等同于5,000萬(wàn)的ASIC邏輯閘及高I/O腳數(shù)，Virtex UltraScale VU440 FPGA更運(yùn)用了UltraScale架構(gòu)的類ASIC時(shí)脈、新一代布線技術(shù)及各種邏輯模塊強(qiáng)化功能，提供元件使用率，適用于ASIC原型設(shè)計(jì)和大型模擬仿
關(guān)鍵字： Xilinx ARM VU440

ARM：64位架構(gòu)市場(chǎng)來(lái)臨 LTE手機(jī)更便宜

　　在2013年分別由蘋果在iPhne 5s首度搭載64位元架構(gòu)設(shè)計(jì)的A7處理器，同時(shí)Qualcomm也在同年宣布推出旗下首款64位元架構(gòu)設(shè)計(jì)處理器Snapdragon 410之后，目前已經(jīng)有越來(lái)越多款中階價(jià)位手機(jī)已經(jīng)導(dǎo)入64位元架構(gòu)，而以處理器架構(gòu)設(shè)計(jì)授權(quán)為主的ARM，稍早也預(yù)測(cè)2015年將有過半智慧型手機(jī)都將采用64位元架構(gòu)設(shè)計(jì)，同時(shí)額外支援LTE通訊機(jī)能的機(jī)種售價(jià)也將低于70美元。　　　　在先前訪談中，ARM方面便認(rèn)為基于更多記憶體定址能力、更高處理效率與效能表現(xiàn)等因素，
關(guān)鍵字： ARM 64位 LTE

e絡(luò)盟推出Atmel SAMA5D4 Xplained評(píng)估板

　　e絡(luò)盟日前宣布供應(yīng)基于ARM Cortex-A5微處理器的Atmel Xplained SAMA5D4-XULT評(píng)估板，其提供的開發(fā)套件有利于用戶開發(fā)出高性能特定應(yīng)用并進(jìn)行原型設(shè)計(jì)與評(píng)估。　　SAMA5D4-XULT開發(fā)套件包含一個(gè)4Gb DDR2外部存儲(chǔ)器、一個(gè)以太網(wǎng)物理層收發(fā)器、2個(gè)SD/MMC接口、2個(gè)主USB端口及1個(gè)設(shè)備USB端口、1個(gè)24位RGB LCD接口、1個(gè)HDMI接口以及多個(gè)調(diào)試接口。　　SAMA5D4-XULT開發(fā)套件具備的豐富外設(shè)可為大量用戶接口應(yīng)用提供理想選擇。其中，
關(guān)鍵字： e絡(luò)盟 ARM Cortex-A5

智能醫(yī)療成風(fēng)口 IC設(shè)計(jì)企業(yè)如何站位？

　　市場(chǎng)研究機(jī)構(gòu)ICInsights最新報(bào)告稱，中國(guó)IC設(shè)計(jì)企業(yè)在2014年全球前五十無(wú)晶圓廠IC供應(yīng)商排行榜上占據(jù)9個(gè)席位。這9家廠商包括海思、展訊、大唐微、南瑞智芯、華大、中興、瑞芯微、銳迪科、全志。而2009年只有1家企業(yè)入圍，這表明中國(guó)無(wú)晶圓廠IC產(chǎn)業(yè)確實(shí)成長(zhǎng)顯著。　　然而，上述9家入圍企業(yè)中，有5家都聚焦于目前最熱門的智能手機(jī)市場(chǎng)。當(dāng)然，這些年智能手機(jī)終端產(chǎn)業(yè)確實(shí)增長(zhǎng)迅速，也為中國(guó)IC設(shè)計(jì)提供了發(fā)展空間和機(jī)遇。但我國(guó)擁有的是全球最大的信息消費(fèi)市場(chǎng)，每年進(jìn)口集成電路產(chǎn)品超過2000億美元，對(duì)I
關(guān)鍵字：海思展訊 FPGA

意法半導(dǎo)體(ST)推出新款 BlueNRG-MS Bluetooth? 4.1 網(wǎng)絡(luò)處理器，加快超低功耗應(yīng)用的創(chuàng)新

　　意法半導(dǎo)體 (STMicroelectronics，簡(jiǎn)稱ST) 發(fā)布其獲獎(jiǎng)產(chǎn)品 BlueNRG Bluetooth® SMART[1] 網(wǎng)絡(luò)處理器的最新款產(chǎn)品。新處理器可支持最新的藍(lán)牙 4.1 規(guī)范，并為延長(zhǎng)電池供電產(chǎn)品的續(xù)航時(shí)間，引入了 1.7V 電壓工作模式。　　新的BlueNRG-MS 網(wǎng)絡(luò)處理器集成功能完整的 Bluetooth PHY 和 2.4 GHz 射頻電路、以及符合藍(lán)牙 4.1 協(xié)議棧的 ARM® Cortex®-M0 微控制器和 AES-128 加密演算
關(guān)鍵字：意法半導(dǎo)體 Bluetooth ARM

Ambiq Micro的Apollo微控制器降低功耗達(dá)10倍重新定義“低功率”

　　超低功耗集成電路領(lǐng)導(dǎo)廠商Ambiq Miacro公司發(fā)布4款A(yù)pollo系列32位ARM? Cortex-M4F微控制器(MCU)產(chǎn)品，在真實(shí)世界應(yīng)用中，其功耗通常比性能相近的其它MCU產(chǎn)品降低5至10倍，使得可穿戴電子產(chǎn)品和其它電池供電應(yīng)用的電池壽命大大延長(zhǎng)。Ambiq使用專利亞閾值功率優(yōu)化技術(shù)(Subthreshold Power Optimized Technology, SPOT)平臺(tái)來(lái)實(shí)現(xiàn)驚人的功耗降低。　　原本設(shè)計(jì)為使用電池能運(yùn)作數(shù)天或數(shù)周的可穿戴設(shè)備，可經(jīng)過設(shè)計(jì)或重新設(shè)計(jì)運(yùn)作
關(guān)鍵字： Ambiq ARM MCU

FPGA時(shí)序約束的6種方法

　　對(duì)自己的設(shè)計(jì)的實(shí)現(xiàn)方式越了解，對(duì)自己的設(shè)計(jì)的時(shí)序要求越了解，對(duì)目標(biāo)器件的資源分布和結(jié)構(gòu)越了解，對(duì)EDA工具執(zhí)行約束的效果越了解，那么對(duì)設(shè)計(jì)的時(shí)序約束目標(biāo)就會(huì)越清晰，相應(yīng)地，設(shè)計(jì)的時(shí)序收斂過程就會(huì)更可控。　　下文總結(jié)了幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下：　　0.核心頻率約束　　這是最基本的，所以標(biāo)號(hào)為0. 　　1.核心頻率約束+時(shí)序例外約束　　時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但這還不是最完整的時(shí)序約束
關(guān)鍵字： FPGA 時(shí)序約束

零基礎(chǔ)學(xué)FPGA（九）牛刀小試——串行口通信電路設(shè)計(jì)

　　以前在學(xué)單片機(jī)的時(shí)候，覺得串口通信其實(shí)很簡(jiǎn)單，只要一個(gè)指令數(shù)據(jù)就能輕易的接收或者發(fā)送。前幾天試著用FPGA實(shí)現(xiàn)，發(fā)現(xiàn)里面的學(xué)問還不少，并沒有想象的那么簡(jiǎn)單。當(dāng)然代碼肯定是參考別人的，不過我還是認(rèn)真研究了整段代碼的，下面的程序就是我在看懂了別人代碼后自己敲的，花了也不少時(shí)間，理解的也差不多，下面我就在這里給那些和我一樣的初學(xué)者介紹一下吧，解釋的不對(duì)的地方還望各位大神指正，大家好一起學(xué)習(xí)~ 　　1、頂層模塊　　寫程序都一樣，不能多有的程序都寫在一個(gè)模塊里，那樣看起來(lái)很麻煩，出了錯(cuò)誤也不好維護(hù)，對(duì)于一
關(guān)鍵字： FPGA 狀態(tài)機(jī)

【從零開始走進(jìn)FPGA】路在何方——Verilog快速入門

　　一、關(guān)于HDL 　　1. HDL簡(jiǎn)介　　HDL ： Hardware Discription Language 硬件描述語(yǔ)言，即描述FPGA/CPLD內(nèi)部邏輯門的工作狀態(tài)，來(lái)實(shí)現(xiàn)一定電路。　　隨著EDA技術(shù)的發(fā)展，使用硬件語(yǔ)言設(shè)計(jì)PLD/FPGA成為一種趨勢(shì)。目前硬件描述語(yǔ)言有VHDL、Verilog、Superlog、System C、Cynlib C++、C Level等。各種語(yǔ)言有各種優(yōu)勢(shì)，根據(jù)業(yè)界應(yīng)用而定。　　2. VHDL和Verilog區(qū)別　　在業(yè)界，VHDL和Veri
關(guān)鍵字： FPGA Verilog

不同的verilog代碼風(fēng)格看RTL視圖之一

　　剛開始玩CPLD/FPGA開發(fā)板的時(shí)候使用的一塊基于EPM240T100的板子，alter的這塊芯片雖說功耗小體積小，但是資源還是很小的，你寫點(diǎn)稍微復(fù)雜的程序，如果不注意coding style，很容易就溢出了。當(dāng)時(shí)做一個(gè)三位數(shù)的解碼基本就讓我苦死了，對(duì)coding style的重要性也算是有一個(gè)比較深刻的認(rèn)識(shí)了。　　后來(lái)因?yàn)橐恢痹谕鎥ilinx的spartan3 xc3s400，這塊芯片資源相當(dāng)豐富，甚至于我在它里面緩存了一幀640*480*3/8BYTE的數(shù)據(jù)都沒有問題(VGA顯示用)。而最近
關(guān)鍵字： FPGA verilog RTL

解讀verilog代碼的一點(diǎn)經(jīng)驗(yàn)

　　學(xué)習(xí)FPGA其實(shí)也不算久，開始的時(shí)候參考別人的代碼并不多，大多是自己寫的，那時(shí)候做時(shí)序邏輯多一些。參加了中嵌的培訓(xùn)班，一個(gè)多月的時(shí)間在熟悉ISE軟件的使用以及verilog語(yǔ)法方面下了苦功，也參考了不少書，算是為自己打下了比較好的基礎(chǔ)。因?yàn)槟菚r(shí)候培訓(xùn)的方向是軟件無(wú)線電方面的，所以做了很多有關(guān)的模塊程序，之前的日志里也發(fā)表了很多，關(guān)鍵是一個(gè)興趣，感覺仿真后看到自己的一個(gè)個(gè)算法思想得到實(shí)現(xiàn)真有成就感。后來(lái)停了一段時(shí)間，因?yàn)閷?shí)在沒有比較有意思的活干了。　　直到前段時(shí)間開始使用SP306的開發(fā)板，然后會(huì)參
關(guān)鍵字： FPGA verilog

無(wú)線應(yīng)用：Zynq All Programmable SoC的OS選擇考慮因素

　　隨著無(wú)線數(shù)據(jù)吞吐量的爆炸式增長(zhǎng)，數(shù)字信號(hào)處理技術(shù)和無(wú)線電設(shè)備在改進(jìn)方面面臨著巨大壓力。目前的重點(diǎn)放在4G LTE。4G網(wǎng)絡(luò)正在世界各地大規(guī)模部署。而且現(xiàn)在我們看到5G網(wǎng)絡(luò)的早期研發(fā)工作也已經(jīng)展開，其目標(biāo)是在4G網(wǎng)絡(luò)的基礎(chǔ)上將數(shù)據(jù)容量再提升上千倍。這種新興的技術(shù)發(fā)展給系統(tǒng)廠商提出了不斷發(fā)展變化的新要求——他們必須提升系統(tǒng)集成度和系統(tǒng)性能，降低系統(tǒng)材料清單(BOM)成本，提高設(shè)計(jì)靈活性，并加速產(chǎn)品上市進(jìn)程等。　　傳統(tǒng)ASIC器件支持的硬件解決方案雖然可以實(shí)現(xiàn)功耗和成本目標(biāo)，但偶
關(guān)鍵字：無(wú)線應(yīng)用 ARM Cortex A9

CPLD對(duì)FPGA從并快速加載的解決方案

　　現(xiàn)場(chǎng)可編程門陣列(FPGA)作為專用集成電路(ASIC)領(lǐng)域的一種半定制電路，可以根據(jù)設(shè)計(jì)的需要靈活實(shí)現(xiàn)各種接口或者總線的輸出，在設(shè)備端的通信產(chǎn)品中已得到越來(lái)越廣泛的使用。FPGA是基于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)結(jié)構(gòu)的，斷電后程序丟失后的每次上電都需要重新加載程序。且隨著FPGA規(guī)模的升級(jí)，加載程序的容量也越來(lái)越大，如Xilinx公司的Spartan - 6系列中的6SLX150T，其加載容量最大可以達(dá)到4.125 MB. 　　1 FPGA常用配置方式　　FPGA的配置數(shù)據(jù)通常存放在系統(tǒng)中的存儲(chǔ)
關(guān)鍵字： CPLD FPGA modelsim