<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga+arm

          Altera發(fā)售業(yè)界最快、具有背板功能收發(fā)器的Stratix V FPGA

          •         2012年8月1號(hào),北京——Altera公司(Nasdaq: ALTR)今天宣布,開(kāi)始批量發(fā)售FPGA業(yè)界性能最好、具有背板功能的收發(fā)器。Altera的Stratix® V FPGA是業(yè)界唯一能夠提供14.1 Gbps收發(fā)器帶寬的FPGA,也是唯一支持最新一代光纖通道協(xié)議(16GFC)的FPGA。背板、交換機(jī)、數(shù)據(jù)中心、云計(jì)算應(yīng)用、測(cè)試測(cè)量系統(tǒng)以及存儲(chǔ)區(qū)域網(wǎng)的開(kāi)發(fā)人員采用Altera最新一
          • 關(guān)鍵字: Altera  FPGA  

          利用FPGA搭建高等級(jí)視頻監(jiān)控系統(tǒng)

          • 標(biāo)簽:HD PCB全視頻幀速率下的高分辨率(HD)安全監(jiān)控處理系統(tǒng)對(duì)處理器件的要求越來(lái)越高,單芯片DSP處理已經(jīng)無(wú)法適應(yīng),多芯片、多核或者CPU+DSP的方式雖然在某些情況下能夠滿足需求,但其在PCB成本、系統(tǒng)資源占用以及
          • 關(guān)鍵字: 視頻  監(jiān)控系統(tǒng)  高等級(jí)  搭建  FPGA  利用  

          基于FPGA的34位串行編碼信號(hào)設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:為實(shí)現(xiàn)某專(zhuān)用接口裝置的接口功能檢測(cè),文中詳細(xì)地介紹了一種34位串行碼的編碼方式,并基于FPGA芯片設(shè)計(jì)了該類(lèi)型編碼的接收、發(fā)送電路。重點(diǎn)分析了電路各模塊的設(shè)計(jì)思路。電路采用SOPC模塊作為中心控制器,設(shè)計(jì)
          • 關(guān)鍵字: FPGA  串行  編碼  信號(hào)設(shè)計(jì)    

          基于FPGA的DDC設(shè)計(jì)及仿真

          • 摘要:在軟件無(wú)線電數(shù)字接收機(jī)中,從AD前端采集過(guò)來(lái)的數(shù)字信號(hào)頻率高達(dá)72 MHz,如此高的頻率使得后端DSP不能直接完成相關(guān)的數(shù)字信號(hào)處理任務(wù)。因此合理的設(shè)計(jì)基于FPGA的DDC,以降低數(shù)字信號(hào)頻率,方便后端DSP實(shí)時(shí)完成
          • 關(guān)鍵字: FPGA  DDC  仿真    

          基于FPGA部分動(dòng)態(tài)可重構(gòu)的信號(hào)解調(diào)系統(tǒng)的實(shí)現(xiàn)

          • 摘要:針對(duì)調(diào)制樣式在不同環(huán)境下的變化,采用了FPGA部分動(dòng)態(tài)可重構(gòu)的新方法,通過(guò)對(duì)不同調(diào)制樣式信號(hào)的解調(diào)模塊的動(dòng)態(tài)加載,來(lái)實(shí)現(xiàn)了不同環(huán)境下針對(duì)不同調(diào)制樣式的解調(diào)這種方式比傳統(tǒng)的設(shè)計(jì)方式具有更高的靈活性、可
          • 關(guān)鍵字: FPGA  部分動(dòng)態(tài)可重構(gòu)  信號(hào)解調(diào)系統(tǒng)    

          MP3數(shù)字播放機(jī)系統(tǒng)的FPGA設(shè)計(jì)介紹

          • MP3數(shù)字播放機(jī)系統(tǒng)的FPGA設(shè)計(jì)介紹,1 引 言

            MPEG(活動(dòng)影像專(zhuān)業(yè)人員組織)是為數(shù)字音頻確定單一編碼和解碼(壓縮/解壓縮)方法于1988年建立的。1992年,國(guó)際標(biāo)準(zhǔn)組織(ISO)和國(guó)際電工委員會(huì)(IEC)為音頻和視頻編碼建立了MPEG1(ISO/IEC11172)標(biāo)準(zhǔn)
          • 關(guān)鍵字: 設(shè)計(jì)  介紹  FPGA  系統(tǒng)  數(shù)字  播放機(jī)  MP3  

          FPGA時(shí)序收斂分析

          • FPGA時(shí)序收斂分析,您編寫(xiě)的代碼是不是雖然在仿真器中表現(xiàn)正常,但是在現(xiàn)場(chǎng)卻斷斷續(xù)續(xù)出錯(cuò)?要不然就是有可能在您使用更高版本的工具鏈進(jìn)行編譯時(shí),它開(kāi)始出錯(cuò)。您檢查自己的測(cè)試平臺(tái),并確認(rèn)測(cè)試已經(jīng)做到 100% 的完全覆蓋,而且所有測(cè)試
          • 關(guān)鍵字: 分析  收斂  時(shí)序  FPGA  

          基于VHDL和FPGA的多種分頻實(shí)現(xiàn)方法介紹

          • 基于VHDL和FPGA的多種分頻實(shí)現(xiàn)方法介紹,分頻器是數(shù)字系統(tǒng)設(shè)計(jì)中的基本電路,根據(jù)不同設(shè)計(jì)的需要,我們會(huì)遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等,有時(shí)要求等占空比,有時(shí)要求非等占空比。在同一個(gè)設(shè)計(jì)中有時(shí)要求多種形式的分頻。通常由計(jì)數(shù)器或計(jì)數(shù)器的級(jí)聯(lián)
          • 關(guān)鍵字: 方法  介紹  實(shí)現(xiàn)  多種  VHDL  FPGA  基于  

          基于FPGA的雙模式光伏電池測(cè)試儀

          • 摘要:為了解決傳統(tǒng)的光伏測(cè)試儀功能單一,只能夠測(cè)量光伏電池基本參數(shù)的問(wèn)題,采用了增加采樣信道,由FPGA控制采樣模式的方法,設(shè)計(jì)完成了一款雙模式的光伏電池測(cè)試儀。在完成光伏電池I-V曲線等參數(shù)測(cè)量的同時(shí)可以實(shí)
          • 關(guān)鍵字: FPGA  雙模式  光伏電池  測(cè)試儀    

          基于ARM開(kāi)發(fā)板的車(chē)輛檢測(cè)系統(tǒng)控制單元設(shè)計(jì)

          • 摘 要:本文介紹了利用ARM7內(nèi)核微處理器LPC2114設(shè)計(jì)的高速公路車(chē)輛檢測(cè)系統(tǒng)控制單元,著重分析了大容量Flash存儲(chǔ)單元的設(shè)計(jì)和ARM開(kāi)發(fā)相關(guān)注意事項(xiàng),給出了系統(tǒng)原理框圖、單元電路設(shè)計(jì)和軟件設(shè)計(jì)思想。引言由于交通需
          • 關(guān)鍵字: ARM  開(kāi)發(fā)板  車(chē)輛檢測(cè)  單元設(shè)計(jì)    

          基于Verilog HDL語(yǔ)言的CAN總線控制器設(shè)計(jì)及驗(yàn)證

          • 摘要:在此利用VerilogHDL設(shè)計(jì)了一款CAN總線控制器,首先根據(jù)協(xié)議把整個(gè)CAN總線控制器劃分為接口邏輯管理、寄...
          • 關(guān)鍵字: CAN總線  控制器  FPGA  Verilog  HDL  

          基于ARM的SIM卡檢測(cè)系統(tǒng)的研究

          • 基于ARM的SIM卡檢測(cè)系統(tǒng)的研究,摘要:隨著集成電路的發(fā)展,SIM卡在人們的生活中應(yīng)用的越來(lái)越廣泛,如在移動(dòng)通信領(lǐng)域以及金融領(lǐng)域都有廣泛的應(yīng)用。因此對(duì)于SIM的檢測(cè)也成為供應(yīng)商和運(yùn)營(yíng)商所面臨的一個(gè)問(wèn)題。文中給出了一種基于ARM的讀卡檢測(cè)系統(tǒng)平臺(tái)
          • 關(guān)鍵字: 研究  檢測(cè)系統(tǒng)  SIM  ARM  基于  

          使用賽靈思 FPGA加速包處理

          • 隨著 10Gb 以太網(wǎng)發(fā)展趨于成熟,且業(yè)界甚至已開(kāi)始期待 40GbE 和 100GbE 以太網(wǎng)的出現(xiàn),新一代網(wǎng)絡(luò)基礎(chǔ)架構(gòu)方興未艾。融合型網(wǎng)絡(luò)在流量處理方面向可擴(kuò)展開(kāi)放式平臺(tái)提出了全新的挑戰(zhàn)。新一代融合型基礎(chǔ)設(shè)施底板通常由高
          • 關(guān)鍵字: FPGA  賽靈思    

          基于ARM控制器的滲炭爐溫度控制系統(tǒng)的設(shè)計(jì)

          • 滲碳過(guò)程工件質(zhì)量主要取決于對(duì)溫度的控制,當(dāng)今市場(chǎng)中溫度控制成型的產(chǎn)品均以單片機(jī)為控制器。由于一般單片機(jī)的速度比較慢,更重要的是其ROM和RAM空間比較小,不能運(yùn)行較大程序,而基于多任務(wù)的操作系統(tǒng)需要的任務(wù)堆
          • 關(guān)鍵字: ARM  控制器  溫度控制系統(tǒng)    

          京微雅格:FPGA產(chǎn)業(yè)中的潛力新秀

          • 提起FPGA,我們首先想到的是美國(guó)的三大公司,在這個(gè)領(lǐng)域,除了美國(guó)之外,全球其他國(guó)家基本沒(méi)有話語(yǔ)權(quán)。但是從今以后,有一家代表中國(guó)FPGA產(chǎn)業(yè)的公司要這個(gè)舞臺(tái)上一展舞姿,請(qǐng)記住她的名字:京微雅格(Capital Microelectronics)。京微雅格公司CEO劉明博士比喻京微雅格在FPGA產(chǎn)業(yè)中的位置:我們已經(jīng)加入到這個(gè)俱樂(lè)部,成為其中的一員。
          • 關(guān)鍵字: 京微雅格  FPGA  
          共10078條 366/672 |‹ « 364 365 366 367 368 369 370 371 372 373 » ›|

          fpga+arm介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga+arm!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+arm的理解,并與今后在此搜索fpga+arm的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();