<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga+arm

          基于FPGA的面向Linux核的基本硬件系統(tǒng)構(gòu)建和測(cè)試

          • 隨著信息的高速發(fā)展,片上可編程系統(tǒng)SoPC(System on Programmable Chip)成為人們討論的熱門(mén)話題。具有高邏輯密度和高性能硬件模塊的FPGA(Field Programmable Gate Array)使得高效率的片上處理器的設(shè)計(jì)成為現(xiàn)實(shí)。目前,片上系統(tǒng)的設(shè)計(jì)已有一定發(fā)展, Xilinx公司開(kāi)發(fā)的嵌入式開(kāi)發(fā)包EDK(Embedded Development Kit)被眾多嵌入式研究者們所使用。
          • 關(guān)鍵字: Xilinx  FPGA  

          基于ARM與FPGA的LCD控制器設(shè)計(jì)

          • 基于ARM與FPGA的LCD控制器設(shè)計(jì),隨著顯示屏技術(shù)的不斷發(fā)展,真彩液晶顯示屏以其高分辨率、高對(duì)比度及高清晰度等優(yōu)勢(shì)逐漸在嵌入式顯示系統(tǒng)中占據(jù)重要地位。目前,基于嵌入式平臺(tái)的LCD顯控技術(shù)的實(shí)現(xiàn)主要有兩種方式:ARM內(nèi)嵌LCD控制器和獨(dú)立的控制器件
          • 關(guān)鍵字: 控制器  設(shè)計(jì)  LCD  FPGA  ARM  基于  

          基于ARM的超聲波發(fā)射與控制電路設(shè)計(jì)

          • 基于ARM的超聲波發(fā)射與控制電路設(shè)計(jì),隨著科學(xué)技術(shù)的發(fā)展,高溫、高壓、高速和高負(fù)荷已成為現(xiàn)代工業(yè)的重要標(biāo)志,但它的實(shí)現(xiàn)是建立在材料高質(zhì)量的基礎(chǔ)之上的,為確保這種優(yōu)異的質(zhì)量,必須采用不破壞產(chǎn)品原來(lái)的形狀、不改變其使用性能的檢測(cè)方法,對(duì)產(chǎn)品進(jìn)
          • 關(guān)鍵字: 控制  電路設(shè)計(jì)  發(fā)射  超聲波  ARM  基于  

          基于ARM的嵌入式監(jiān)控系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

          • 基于ARM的嵌入式監(jiān)控系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn),摘要 : 介紹了一種基于ARM7 的監(jiān)控系統(tǒng), 詳細(xì)描述了嵌入式網(wǎng)絡(luò)視頻服 務(wù)器和遠(yuǎn)程控制平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn).通過(guò)自定義協(xié)議,系統(tǒng)實(shí)現(xiàn)了數(shù)據(jù)的可靠傳輸和MPEG-4 視頻流圖像的平滑傳輸, 各項(xiàng)指標(biāo)均符合設(shè)計(jì)要求.1 引言隨著視
          • 關(guān)鍵字: 設(shè)計(jì)  實(shí)現(xiàn)  監(jiān)控系統(tǒng)  嵌入式  ARM  基于  

          ARM啟動(dòng)代碼的設(shè)計(jì)

          • ARM啟動(dòng)代碼的設(shè)計(jì),ARM體系結(jié)構(gòu)目前,ARM系列的通用32位RISC微處理器有ARM7、ARM9、ARM9E、ARM10等多個(gè)產(chǎn)品,這些處理器可以工作于7種模式下。除User模式以外的其它模式都叫做特權(quán)模式,除User和System以外的其它5種模式叫做異常模式。
          • 關(guān)鍵字: 設(shè)計(jì)  代碼  啟動(dòng)  ARM  

          基于LPC2138和μC/OS II的超聲波測(cè)距系統(tǒng)設(shè)計(jì)

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: 超聲波測(cè)距  μC/OS-II  ARM  

          分布式多視角目標(biāo)跟蹤算法在OMAP3平臺(tái)上的實(shí)現(xiàn)與優(yōu)化

          • 本系統(tǒng)主要針對(duì)多個(gè)視角視頻數(shù)據(jù)中目標(biāo)的跟蹤。多視角目標(biāo)跟蹤,可以利用空間上多個(gè)攝像頭之間目標(biāo)信息的交互,來(lái)有效提高跟蹤精度,解決單攝像頭系統(tǒng)難以解決的問(wèn)題。本系統(tǒng)采用的算法為復(fù)旦大學(xué)電子工程系數(shù)字信號(hào)處理與傳輸實(shí)驗(yàn)室多年積累的最新研究結(jié)果,其中很多成果已發(fā)表于國(guó)內(nèi)外權(quán)威雜志。
          • 關(guān)鍵字: OMAP  ARM Cortex-A8  攝像頭  

          基于FPGA的可重構(gòu)嵌入式運(yùn)動(dòng)控制卡設(shè)計(jì)與實(shí)現(xiàn)

          • 運(yùn)動(dòng)控制系統(tǒng)廣泛應(yīng)用于數(shù)控機(jī)床、機(jī)器人、自動(dòng)生產(chǎn)線等各類工業(yè)裝備的控制過(guò)程。隨著現(xiàn)代制造業(yè)走向高速化、柔性化,對(duì)于運(yùn)動(dòng)控制系統(tǒng)不但要求具備高性能的控制能力,而且需要具備一定的重配置能力,以適應(yīng)控制對(duì)象的變化。
          • 關(guān)鍵字: FPGA  CPU  ARM  

          基于ARM+zigBee的通用網(wǎng)絡(luò)測(cè)控系統(tǒng)硬件設(shè)計(jì)

          • 基于ARM+zigBee的通用網(wǎng)絡(luò)測(cè)控系統(tǒng)硬件設(shè)計(jì),0引言隨著物聯(lián)網(wǎng)概念的提出及相關(guān)技術(shù)的發(fā)展,網(wǎng)絡(luò)化測(cè)量控制已成為測(cè)控系統(tǒng)發(fā)展的必然趨勢(shì)。然而,當(dāng)前國(guó)內(nèi)外工業(yè)控制領(lǐng)域普遍使用且技術(shù)相當(dāng)成熟的PLC(Programable Logic Controller)基本都不支持網(wǎng)絡(luò),也不能簡(jiǎn)單
          • 關(guān)鍵字: 系統(tǒng)  硬件  設(shè)計(jì)  網(wǎng)絡(luò)  通用  ARM  zigBee  基于  

          fpga是什么意思 ASIC是什么意思

          • FPGA入門(mén)知識(shí),什么是FPGA?FPGA是英文Field Programmable Gate Array的縮寫(xiě),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路
          • 關(guān)鍵字: fpga  ASIC  什么意思    

          賽靈思KC705和VC707評(píng)估套件功能演示及參考設(shè)計(jì)視頻

          • 賽靈思KC705和VC707評(píng)估套件功能演示及參考設(shè)計(jì)視頻
          • 關(guān)鍵字: 賽靈思  FPGA  評(píng)估板  

          基于FPGAs的DSP性能分析

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: DSP  FPGA  數(shù)字信號(hào)處理  

          基于FPGA+DSP技術(shù)的Bayer格式圖像處理

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: DSP  FPGA  TMS320DM642  

          IPTV系統(tǒng)中的FPGA供電問(wèn)題解決方案介紹

          • IPTV系統(tǒng)中的FPGA供電問(wèn)題解決方案介紹,目前越來(lái)越多的家用電器從低速的撥號(hào)上網(wǎng)向?qū)拵Щヂ?lián)網(wǎng)接入或互聯(lián)網(wǎng)協(xié)議電視(IPTV)轉(zhuǎn)移,尤其是IPTV有望在中國(guó)獲得快速的發(fā)展。比較而言,IPTV的基礎(chǔ)設(shè)施成本相當(dāng)?shù)?,因?yàn)檫@種方法不需要銅軸電纜,而是采用DSL或?qū)拵ф?/li>
          • 關(guān)鍵字: 解決方案  介紹  問(wèn)題  供電  系統(tǒng)  FPGA  IPTV  

          如何在低成本FPGA中實(shí)現(xiàn)動(dòng)態(tài)相位調(diào)整

          • 如何在低成本FPGA中實(shí)現(xiàn)動(dòng)態(tài)相位調(diào)整,在FPGA中,動(dòng)態(tài)相位調(diào)整(DPA)主要是實(shí)現(xiàn)LVDS接口接收時(shí)對(duì)時(shí)鐘和數(shù)據(jù)通道的相位補(bǔ)償,以達(dá)到正確接收的目的。ALTERA的高端FPGA,如STRATIX(r) 系列中自帶有DPA電路,但低端的FPGA,如CYCLONE(r)系列中是沒(méi)有的。本文主
          • 關(guān)鍵字: 相位  調(diào)整  動(dòng)態(tài)  實(shí)現(xiàn)  成本  FPGA  如何  
          共10078條 407/672 |‹ « 405 406 407 408 409 410 411 412 413 414 » ›|

          fpga+arm介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga+arm!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+arm的理解,并與今后在此搜索fpga+arm的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();