<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會員技術(shù)專刊紙質(zhì)版免費索閱看這里來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開關(guān)應(yīng)用實現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實現(xiàn)車載ECU集成？來與NXP聊一聊吧！

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga+arm

fpga+arm 文章進入fpga+arm技術(shù)社區(qū)

IIR數(shù)字濾波器設(shè)計-在FPGA上實現(xiàn)任意階IIR數(shù)字濾波器

IIR數(shù)字濾波器設(shè)計-在FPGA上實現(xiàn)任意階IIR數(shù)字濾波器摘要：本文介紹了一種采用級聯(lián)結(jié)構(gòu)在FPGA上實現(xiàn)任意階I...
關(guān)鍵字： IIR數(shù)字濾波器 fpga

基于FPGA的以太網(wǎng)MII接口擴展設(shè)計與實現(xiàn)

摘要：本文介紹了基于FPGA、功能經(jīng)過擴展的以太網(wǎng)MII接口的硬件實現(xiàn)方法。硬件結(jié)構(gòu)上由控制信號模塊、分頻器...
關(guān)鍵字：以太網(wǎng) FPGA 奇偶分頻器編解碼異步雙口FIFO

Round-Robin輪詢調(diào)度機制在多隊列處理中的應(yīng)用

本文主要介紹了虛擬化路由器的結(jié)構(gòu)以及其中的關(guān)鍵調(diào)度機制的算法和實現(xiàn)，通過多級的調(diào)度處理，實現(xiàn)了支持多個可靈活配置，線速轉(zhuǎn)發(fā)的路由實例的虛擬化路由器。本文所提到虛擬化路由器實際設(shè)計名稱為“IsoRouter”，它基于NetFPGA板卡，本文所介紹的調(diào)度機制不針對具體某一型號的FPGA，它可以在任何一款FPGA上實現(xiàn)。
關(guān)鍵字：路由器 FPGA

FPGA基礎(chǔ)之時序設(shè)計

FPGA設(shè)計一個很重要的設(shè)計是時序設(shè)計，而時序設(shè)計的實質(zhì)就是滿足每一個觸發(fā)器的建立(Setup)/保持(Hold)時間的要求。建立時間(Setup Time)：是指在觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間，如果建立時間
關(guān)鍵字： FPGA 基礎(chǔ) 時序設(shè)計

邏輯分析儀測試在基于FPGA的LCD顯示控制中的應(yīng)用

邏輯分析儀測試在基于FPGA的LCD顯示控制中的應(yīng)用摘要：邏輯分析儀作為基礎(chǔ)儀器，應(yīng)該在基礎(chǔ)數(shù)字電路教學(xué)中得到廣泛應(yīng)用。本文介紹了基于FPGA的液晶顯示控制設(shè)計方案，通過使用OLA2032B邏輯分析儀，對控制線進行監(jiān)測與
關(guān)鍵字： FPGA LCD 邏輯分析儀測試

基于FPGA的高精度相位差測量算法實現(xiàn)

摘要：首先介紹了兩種高精度相位差測量算法，一種是基于直接數(shù)字頻率合成(DDS)的相關(guān)測量法，另一種是基于快速傅里葉變換(FFT)的FFT測量法。其次，通過理論仿真分析兩種算法在不同信噪比和數(shù)據(jù)長度下的性能，并在此基
關(guān)鍵字： FPGA 高精度測量算法相位差

三模冗余乘法器的設(shè)計與實現(xiàn)

現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)可通過用戶軟件編程來配置生成硬件電路，極大提高了電子系統(tǒng)設(shè)計中的靈活性和通用性，因而被廣泛應(yīng)用于航天、通信、醫(yī)療和工控等重要領(lǐng)域。但在空間環(huán)境中，基于SRAM的FPGA容易受SEU(Single Event Upset)和SETs(Single Event Transients)的影響，從而導(dǎo)致系統(tǒng)故障。DMR(Dual Modular Redundancy)和TMR(Triple Modular Redundancy
關(guān)鍵字：乘法器 FPGA

基于ARM-WinCE平臺的時鐘同步設(shè)計

基于ARM-WinCE平臺的時鐘同步設(shè)計,摘要：時鐘同步是分布式系統(tǒng)的核心技術(shù)之一，為實現(xiàn)基于ARM—WinCE嵌入式系統(tǒng)平臺的測試儀器組建分布式測試系統(tǒng)，在介紹IEEE1588精確時鐘協(xié)議基本原理的基礎(chǔ)上，提出了使用具有IEEE1588協(xié)議硬件支持功能的DP836
關(guān)鍵字：同步設(shè)計時鐘平臺 ARM-WinCE 基于

CY7C68013與FPGA接口的Verilog HDL實現(xiàn)

0 引言USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范，它解決了與網(wǎng)絡(luò)通信問題，而且端口擴展性能好、容易使用。最新的USB2.0支持3種速率：低速1.5 Mbit/s，全速12 Mbit/
關(guān)鍵字： Verilog C68013 68013 FPGA

基于FPGA的程控濾波器的設(shè)計

摘要：以單片機和可編程邏輯器件(FPGA)為控制核心，設(shè)計了一個程控濾波器，實現(xiàn)了小信號程控放大、程控調(diào)整濾波器截止頻率和幅頻特性測試的功能。其中放大模塊由可變增益放大器AD603實現(xiàn)，最大增益60dB，10dB步進可調(diào)
關(guān)鍵字： FPGA 程控濾波器

基于ARM處理器S3C2440的VGA顯示技術(shù)

摘要：基于VGA接口時序以，高性能視頻D／A芯片ADV7120為核心。實現(xiàn)了基于嵌入式CPU S3C2440的VGA顯示子系統(tǒng)。系統(tǒng)一方面利用S3C24 40自帶的LCD控制器產(chǎn)生符合VGA顯示要求的時序邏輯，另一方面通過LCD數(shù)據(jù)線將數(shù)字RGB
關(guān)鍵字： S3C2440 ARM VGA 處理器

賽靈思Kintex-7 FPGA DDR3接口性能演示

該視頻演示了Kintex-7FPGA的DDR3內(nèi)存的接口性能
關(guān)鍵字：賽靈思 Kintex-7 FPGA DDR 接口

ARM和CDMA在遠(yuǎn)程視頻監(jiān)控系統(tǒng)中的應(yīng)用

ARM和CDMA在遠(yuǎn)程視頻監(jiān)控系統(tǒng)中的應(yīng)用,引言CDMA （Code Division Multiple Access）又稱碼分多址，是在無線通訊上使用的技術(shù)，CDMA允許所有使用者同時使用全部頻帶（1.2288Mhz），且把其他使用者發(fā)出訊號視為雜訊，完全不必考慮到訊號碰撞（collision）
關(guān)鍵字：監(jiān)控系統(tǒng) 應(yīng)用視頻遠(yuǎn)程 CDMA ARM

基于FPGA和USB 2．0的數(shù)字圖像采集系統(tǒng)設(shè)計

摘要：隨著技術(shù)的發(fā)展，工業(yè)檢測技術(shù)受到人們的重視，其中圖像檢測由于其具有直觀，方便，信息量較全面而使得它在工業(yè)檢測方面具有重要的應(yīng)用。以FPGA作為控制核心，設(shè)計了一個小型圖像采集系統(tǒng)。通過FPGA實現(xiàn)CMOS圖
關(guān)鍵字： USB 系統(tǒng) 設(shè)計采集數(shù)字 FPGA 基于圖像

基于FPGA和MCU的CAN-VME總線轉(zhuǎn)換設(shè)計

摘要：為了擴展VME總線和CAN總線的應(yīng)用范圍，充分利用兩種總線的不同傳輸特點，采用了模塊設(shè)計方法，提出一種基于FPGA和MCU的總線轉(zhuǎn)換方案。該方案給出了FPGA與上位VME總線部分的VME總線接口設(shè)計，利用MCU控制CPLD擴
關(guān)鍵字： CAN-VME FPGA MCU 總線

共10078條 408/672 |‹ « 406 407 408 409 410 411 412 413 414 415 » ›|

fpga+arm介紹

您好，目前還沒有人創(chuàng)建詞條fpga+arm!
歡迎您創(chuàng)建該詞條，闡述對fpga+arm的理解，并與今后在此搜索fpga+arm的朋友們分享。創(chuàng)建詞條

fpga+arm電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga+arm相關(guān)帖子

講明白ARM中斷原理以及中斷嵌套
換取手持?jǐn)?shù)字示波器ARMCortex-A53教學(xué)實驗箱PWM驅(qū)動實驗
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

fpga+arm資料下載

萊迪思CertusPro-NX 高級通用FPGA
手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
萊迪思CrossLink
萊迪思 MachXO2 FPGA
如何使用ARM內(nèi)核實現(xiàn)民用數(shù)字對講機系統(tǒng)的設(shè)計

fpga+arm專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();