fpga+arm 文章進(jìn)入fpga+arm技術(shù)社區(qū)

用PLD實(shí)現(xiàn)高可用性系統(tǒng)的熱插拔和加電順序保護(hù)

　　互聯(lián)網(wǎng)的繁榮和無(wú)線通訊及存儲(chǔ)行業(yè)的發(fā)展使得實(shí)時(shí)數(shù)據(jù)通訊量成指數(shù)級(jí)增長(zhǎng)。數(shù)據(jù)通訊量的急劇增加使系統(tǒng)可用性顯得更加關(guān)鍵，因?yàn)橄到y(tǒng)即使停一秒鐘也意味著將產(chǎn)生巨大的影響，并將減少運(yùn)營(yíng)商的收入。為了使系統(tǒng)的宕機(jī)時(shí)間為零，可以將系統(tǒng)設(shè)計(jì)成可熱插拔的形式。熱插拔是指系統(tǒng)在正常運(yùn)行時(shí)可以從背板上插入或取出電路板，而不會(huì)對(duì)主系統(tǒng)的正常工作產(chǎn)生影響。熱插拔也稱為熱切換(hot swap)或熱插入。　　快速發(fā)展的半導(dǎo)體工藝技術(shù)使支持熱插拔的設(shè)計(jì)更趨復(fù)雜，因?yàn)楣に嚦叽缭絹?lái)越小，IC的工作電壓也越來(lái)越低，而且不同的I/O標(biāo)
關(guān)鍵字： PLD 熱插拔加電順序保護(hù) FPGA

ARM借低能耗優(yōu)勢(shì)挑戰(zhàn)英特爾霸權(quán)

　　騰訊科技訊北京時(shí)間6月20日消息，據(jù)國(guó)外媒體報(bào)道，Arm欲借助其低能耗的芯片設(shè)計(jì)挑戰(zhàn)英特爾在服務(wù)器芯片市場(chǎng)上的霸主地位。但分析人士表示，由于市場(chǎng)對(duì)x86架構(gòu)的偏愛(ài)，以及Arm芯片軟件的匱乏，ARM將面臨巨大的挑戰(zhàn)。　　Arm企業(yè)解決方案部門主管伊恩·弗格森（Ian Ferguson）說(shuō)，多家芯片廠商已經(jīng)與該公司進(jìn)行了接觸，開(kāi)發(fā)低能耗的服務(wù)器芯片，這將有助于降低能耗和總體擁有成本。弗格森沒(méi)有披露哪些芯片廠商與Arm進(jìn)行了接觸。　　弗格森表示，Arm最新的Cortex-A9多內(nèi)核芯
關(guān)鍵字： ARM 英特爾服務(wù)器芯片

XtremeData發(fā)售基于Altera Stratix III FPGA的Intel FSB模塊

　　Altera公司宣布，開(kāi)始提供基于FPGA/Intel? Xeon?處理器的前端總線(FSB)模塊。采用了多片Altera? Stratix? III FPGA，并且使用Intel QuickAssist技術(shù)，XtremeData XD2000i In-Socket加速器(ISA)展示了1066 MHz協(xié)處理解決方案。 ? 　　XD2000i系列在目前市場(chǎng)上最小封裝中提供密度最大的Stratix III FPGA。模塊使用三片F(xiàn)PGA，一片用于基于Inte
關(guān)鍵字： FPGA XtremeData Intel FSB

基于FPGA的USB2.0虛擬邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的USB2.0高速、低成本的虛擬邏輯分析儀的設(shè)計(jì)原理與實(shí)現(xiàn)方法。重點(diǎn)介紹了邏輯分析儀的觸發(fā)方式設(shè)計(jì)以及利用CP2102芯片構(gòu)建USB接口、實(shí)現(xiàn)系統(tǒng)與PC通信的方法。關(guān)鍵詞：虛擬邏輯分析儀；FPGA；觸發(fā)設(shè)計(jì)；USB2.0；CP2102 引言傳統(tǒng)的邏輯分析儀體積龐大、價(jià)格昂貴、通道數(shù)目有限，并且在數(shù)據(jù)采集、傳輸、存儲(chǔ)、顯示等方面
關(guān)鍵字： FPGA USB2.0 虛擬邏輯分析儀數(shù)據(jù)采集 Altera

基于短時(shí)能量和短時(shí)過(guò)零率的VAD算法及其FPGA實(shí)現(xiàn)

　　語(yǔ)音激活檢測(cè)VAD（Voice Activity Detection）是一種通過(guò)特定的判決準(zhǔn)則判斷語(yǔ)音中出現(xiàn)的停頓和靜默間隔，檢測(cè)出有效語(yǔ)音部分的技術(shù)。運(yùn)用這種技術(shù)可以在確保語(yǔ)音質(zhì)量的前提下，對(duì)不同類別的語(yǔ)音段采用不同的比特?cái)?shù)進(jìn)行編碼，從而降低語(yǔ)音的編碼速率。由于在雙工移動(dòng)通信系統(tǒng)中，一方只有35％的時(shí)間處于激活狀態(tài)[1]，如何降低靜音期的編碼速率對(duì)于減少傳輸帶寬、功率以及容量具有積極的作用，因此VAD技術(shù)在語(yǔ)音通信領(lǐng)域具有重要的使用價(jià)值。隨著適合于變比特率語(yǔ)音編碼的CDMA和PRMA等多址技術(shù)的出現(xiàn)
關(guān)鍵字： FPGA VAD 短時(shí)能量短時(shí)過(guò)零率 FIFO 濾波器

Xilinx為低功耗Intel車載信息娛樂(lè)參考設(shè)計(jì)增加靈活的連接功能

　　賽靈思公司（Xilinx, Inc.）宣布推出一款集成了賽靈思汽車（XA）現(xiàn)場(chǎng)可編程門陣列（FPGA）和知識(shí)產(chǎn)權(quán)（IP）的解決方案。這一集成解決方案包括在針對(duì)汽車音響本體（head unit）應(yīng)用的低功耗Intel車載信息娛樂(lè)（IVI）參考設(shè)計(jì)中。該參考設(shè)計(jì)結(jié)合了XA解決方案與Intel® Atom™ 處理器，為系統(tǒng)開(kāi)發(fā)人員在開(kāi)發(fā)開(kāi)放式汽車信息娛樂(lè)平臺(tái)時(shí)提供了更高級(jí)別的性能、可擴(kuò)展能力和靈活性。　　與消費(fèi)者在家庭和辦公室中的需求一樣，車載數(shù)字信息訪問(wèn)和娛樂(lè)應(yīng)用的需求也在不斷增長(zhǎng)
關(guān)鍵字： Xilinx 低功耗 Intel 車載信息娛樂(lè) FPGA

FPGA系統(tǒng)的供電要求和最新DC/DC穩(wěn)壓器解決方案

FPGA系統(tǒng)的供電要求和最新DC/DC穩(wěn)壓器解決方案,隨著FPGA制造工藝尺寸持續(xù)縮小、設(shè)計(jì)配置更加靈活，以及采用FPGA的系統(tǒng)的不斷發(fā)展，原來(lái)只采用微處理器和ASIC的應(yīng)用現(xiàn)在也可以用FPGA來(lái)實(shí)現(xiàn)了。最近FPGA供應(yīng)商推出的新型可編程器件進(jìn)一步縮小了FPGA和ASIC之間的性能差別。盡管這類器件的可配置性對(duì)設(shè)計(jì)工程師很有吸引力，但使用這些器件所涉及的復(fù)雜設(shè)計(jì)規(guī)則和接口協(xié)議，要求設(shè)計(jì)工程師經(jīng)過(guò)全面的培訓(xùn)，并需要進(jìn)行參考設(shè)計(jì)評(píng)估、設(shè)計(jì)仿真和驗(yàn)證工作。另一方面，F(xiàn)PGA應(yīng)用中非常復(fù)雜的模擬設(shè)計(jì)，例如用于內(nèi)核
關(guān)鍵字： DC/DC 穩(wěn)壓器解決方案最新要求系統(tǒng) 供電 FPGA

中文版《低功耗設(shè)計(jì)方法學(xué)》出版

　　本報(bào)訊北京大學(xué)出版社日前宣布，將出版由新思科技和ARM共同撰寫(xiě)的先進(jìn)的SoC（片上系統(tǒng)）設(shè)計(jì)功耗管理實(shí)用指南《低功耗設(shè)計(jì)方法學(xué)》的中文版。同時(shí)，北京大學(xué)還將基于《低功耗設(shè)計(jì)方法學(xué)》設(shè)置一套低功耗設(shè)計(jì)課程，并將其推廣至中國(guó)的其他各所大學(xué)。2007年8月發(fā)行的《低功耗設(shè)計(jì)方法學(xué)》英文版已經(jīng)成為低功耗設(shè)計(jì)廣被采納的標(biāo)準(zhǔn)方法。
關(guān)鍵字：北京大學(xué) 新思科技 ARM SoC

高效FPGA乘法器在無(wú)線基站中的使用

　　基于WiMax及其派生標(biāo)準(zhǔn)的新興寬帶無(wú)線協(xié)議需要越來(lái)越高的吞吐量和數(shù)據(jù)速率。這些協(xié)議提出的快速芯片速率和數(shù)字射頻處理可以在使用FPGA方案的硬件上得到最佳的實(shí)現(xiàn)。　　FPGA非常適合作為高性能、高性價(jià)比的解決方案來(lái)實(shí)現(xiàn)這些物理層協(xié)議中的數(shù)字功能，因?yàn)樗鼈儼ㄒ韵仑S富的資源：　　1.DSP模塊，可以用來(lái)實(shí)現(xiàn)各種FIR濾波和FFT/IFFT操作所要求的乘法器和加法器/累加器功能；　　2. SERDES收發(fā)器，可以支持無(wú)線前端與基帶數(shù)字板之間的CPRI和OBSAI接口；　　3. 重要的FPG
關(guān)鍵字： FPGA 乘法器無(wú)線基站 WiMax DSP IP核

基于Modelsim FLI接口的FPGA仿真技術(shù)

　　1、Modelsim 及 FLI接口介紹　　Modelsim是 Model Technology（Mentor Graphics的子公司）的 HDL 硬件描述語(yǔ)言仿真軟件，可以實(shí)現(xiàn) VHDL, Verilog，以及 VHDL-Verilog 混合設(shè)計(jì)的仿真。除此之外，Modelsim還能夠與 C 語(yǔ)言一起實(shí)現(xiàn)對(duì) HDL 設(shè)計(jì)文件的協(xié)同仿真。同時(shí)，相對(duì)于大多數(shù)的 HDL 仿真軟件來(lái)說(shuō)，Modelsim 在仿真速度上也有明顯優(yōu)勢(shì)。這些特點(diǎn)使 Modelsim 越來(lái)越受到 EDA設(shè)計(jì)者、尤其是 FPGA
關(guān)鍵字： FPGA 仿真 Modelsim FLI VHDL

設(shè)計(jì)技術(shù)問(wèn)答：FPGA設(shè)計(jì)的安全性考量

設(shè)計(jì)技術(shù)問(wèn)答：FPGA設(shè)計(jì)的安全性考量,本文以提問(wèn)的形式講述了FPGA設(shè)計(jì)安全性考量
關(guān)鍵字：設(shè)計(jì) 考量安全性問(wèn)答技術(shù) FPGA

用FPGA實(shí)現(xiàn)低成本實(shí)時(shí)深度感知

引言　　對(duì)于自主機(jī)器人導(dǎo)航和其它機(jī)器視覺(jué)應(yīng)用來(lái)說(shuō)，實(shí)時(shí)深度感知是很關(guān)鍵的。目前通過(guò)立體圖像來(lái)計(jì)算深度的算法計(jì)算量很大，例如差異測(cè)繪，要占用CPU大量的時(shí)間，或者需要用昂貴的器件進(jìn)行實(shí)時(shí)操作。　　針對(duì)立體攝像的深度感知，F(xiàn)PGA解決方案能使處理器的時(shí)間得到緩解，減少或除去器件的成本，例如MPU、DSP、激光器和昂貴的鏡頭。通過(guò)提供給機(jī)器人其環(huán)境中的差異測(cè)繪，F(xiàn)PGA使機(jī)器人中的CPU專注于重要的高層任務(wù)，例如建圖和定位。差異測(cè)繪　　加深度感知到機(jī)器人的常用技術(shù)是用兩個(gè)水平放置的
關(guān)鍵字：機(jī)器視覺(jué) FPGA 深度感知嵌入式 DSP 200806

一種新型高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

介紹了一種基于USB2.0接口的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)。該采集系統(tǒng)能夠?qū)⒗走_(dá)接收機(jī)送來(lái)的信號(hào)進(jìn)行高速的采集，然后通過(guò)USB接口，將采集到的數(shù)據(jù)送到計(jì)算機(jī)，經(jīng)由上層軟件對(duì)數(shù)據(jù)進(jìn)行處理分析。
關(guān)鍵字： USB2.0 FPGA 高速數(shù)據(jù)采集雷達(dá)接收機(jī) 200806

基于SOPC技術(shù)的醫(yī)用呼吸機(jī)主控系統(tǒng)設(shè)計(jì)

摘要：以Altera公司FPGA芯片為平臺(tái)，利用SOPC技術(shù)和Nios II處理器設(shè)計(jì)并實(shí)現(xiàn)了醫(yī)用呼吸機(jī)的主控系統(tǒng)。關(guān)鍵詞：呼吸機(jī)；SOPC；Nios II軟核處理器；壓力補(bǔ)償　　呼吸機(jī)是可以代替人的呼吸功能或輔助人的呼吸功能的儀器。它適用于呼吸衰竭、甚至停止呼吸的病人做人工呼吸之用。它能幫助病人糾正缺氧和排出二氧化碳，是挽救某些危重病人生命的重要工具。　　現(xiàn)有的呼吸機(jī)產(chǎn)品，其主控系統(tǒng)大多基于單片機(jī)來(lái)實(shí)現(xiàn)，對(duì)于功能強(qiáng)一些的產(chǎn)品就需要使用高端單片機(jī)，這樣使得系
關(guān)鍵字： SOPC Nios II FPGA 呼吸機(jī) 壓力補(bǔ)償 200806

CADENCE與Common Platform及ARM合作提供45納米R(shí)TL-to-GDSII參考流程

　　全球電子設(shè)計(jì)創(chuàng)新企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)今天宣布面向Common Platform™技術(shù)的45納米參考流程將于2008年7月面向大眾化推出。Cadence®與Common Platform技術(shù)公司包擴(kuò)IBM、特許半導(dǎo)體制造公司和三星聯(lián)合開(kāi)發(fā)RTL-to-GDSII 45納米流程，滿足高級(jí)節(jié)點(diǎn)設(shè)計(jì)需要。該參考流程基于對(duì)應(yīng)Common Power Format（CPF）的Cadence低功耗解決方案，而且還包含來(lái)自Cadence的關(guān)鍵可制造性設(shè)計(jì)（De
關(guān)鍵字： CADENCE Common Platform ARM RTL-to-GDSII 低功耗