fpga+dsp 文章 進入fpga+dsp技術(shù)社區(qū)
廠商聯(lián)合應(yīng)對日益復雜的SDR設(shè)計
- 繼去年“2013年ADI設(shè)計峰會”第一次共同舉行新聞發(fā)布會以后，這是ADI公司與Xilinx第二次坐在一起面對媒體，此次共同發(fā)布的內(nèi)容是面向電子設(shè)計工程師推介高效的系統(tǒng)級SDR(軟件定義無線電)解決方案。 說實話，大家可能更關(guān)心這兩家巨頭公司為何會頻頻攜手合作呢? 應(yīng)對SDR設(shè)計工程師面臨全新設(shè)計挑戰(zhàn) 從快速發(fā)展的通訊市場來看，電子設(shè)備開發(fā)工程師面臨著日益嚴峻的挑戰(zhàn)。 首先是市場挑戰(zhàn)。第一個是產(chǎn)品上市時間的壓力，誰首先占領(lǐng)這個市場，誰就占領(lǐng)了先機;第二個
- 關(guān)鍵字： ADI Xilinx FPGA 201406
物聯(lián)網(wǎng)時代本土芯片企業(yè)如何定位？
- 自從2000年18號文件”頒布以來，中國已經(jīng)擁有過超600余家的本土芯片設(shè)計企業(yè)，就在大家還在為“CPU，F(xiàn)PGA，DSP，Memory”這四大通用半導體器件而努力時，忽然來到了“物聯(lián)網(wǎng)時代”，面對“低功耗、高性能、小型化、低成本”這4個并存的嚴苛條件，中國本土芯片企業(yè)該如何定位才能保證生存并發(fā)展，成了一個非常現(xiàn)實的課題。特別是當客戶需求開始向系統(tǒng)級方向發(fā)展時，中國本土芯片產(chǎn)品如何形成可以滿足需求的系統(tǒng)解決方案，這是一個大大的挑戰(zhàn)。
- 關(guān)鍵字： 物聯(lián)網(wǎng) MCU FPGA 201406
基于FPGA的多路相干DDS信號源設(shè)計
- 摘要：傳統(tǒng)的多路同步信號源常采用單片機搭載多片專用DDS芯片配合實現(xiàn)。該技術(shù)實現(xiàn)復雜，且在要求各路同步相干可控時難以實現(xiàn)。本文在介紹了DDS原理的基礎(chǔ)上，給出了用Verilog_HDL語言實現(xiàn)相干多路DDS的工作原理、設(shè)計思路、電路結(jié)構(gòu)。利用Modelsim仿真驗證了該設(shè)計的正確性，本設(shè)計具有調(diào)相方便，相位連續(xù)，頻率穩(wěn)定度高等優(yōu)點。 關(guān)鍵詞：DDS;現(xiàn)場可編程門陣列(FPGA);相位累加器;Verilog_HDL 實現(xiàn)信號源的多路同步輸出且各路間擁有固定的相位關(guān)系，在雷達、通信等多領(lǐng)域有著重要的應(yīng)用。
- 關(guān)鍵字： FPGA DDS
基于DSP+CPLD的嵌入式高速圖像通信系統(tǒng)設(shè)計
- 1 引言 隨著現(xiàn)代的圖形采集技術(shù)發(fā)展迅速，各種基于ISA，PCI，USB1.1等總線的圖形采集卡速度已經(jīng)不能滿足用戶的需求，而采用 USB2.0以后就可以解決這個傳輸速度上的瓶頸，USB2.0的速度是480Mbits/s，完全可以滿足圖像采集、傳輸以及后續(xù)處理的要求。系統(tǒng)中采用 DSP+CPLD的硬件設(shè)計方案，采用現(xiàn)場可編程芯片 CPLD及兩片 SRAM構(gòu)成的圖像采集和存儲系統(tǒng)，可以根據(jù)不同的需要進行現(xiàn)場編程，具有通用性好、價格相對便宜，易于系統(tǒng)調(diào)試，升級等特點。系統(tǒng)中 CPLD選擇的型號是 ALTER
- 關(guān)鍵字： DSP CPLD
一種基于FPGA的數(shù)字核脈沖分析器設(shè)計
- 0 引言 多道脈沖幅度分析儀和射線能譜儀是核監(jiān)測與和技術(shù)應(yīng)用中常用的儀器。20世紀90年代國外就已經(jīng)推出了基于高速核脈沖波形采樣和數(shù)字濾波成型技術(shù)的新型多道能譜儀，使數(shù)字化成為脈沖能譜儀發(fā)展的重要方向。國內(nèi)譜儀技術(shù)多年來一直停留在模擬技術(shù)水平上，數(shù)字化能譜測量技術(shù)仍處于方法研究階段。為了滿足不斷增長的高性能能譜儀需求，迫切需要研制一種數(shù)字化γ能譜儀。通過核脈沖分析儀顯示在顯示器上的核能譜幫助人們了解核物質(zhì)的放射性的程度。 1 數(shù)字多道分析儀的優(yōu)勢 國內(nèi)很大一部分學者采用核譜儀模擬電路的方
- 關(guān)鍵字： FPGA AD9649
一種DSP與單片機實現(xiàn)高速通信的設(shè)計方案
- 摘 要：介紹了一種利用雙口RAM實現(xiàn)DSP與單片機高速數(shù)據(jù)通信的方法，給出了它們之間的接口電路以及軟件實現(xiàn)方案。 關(guān)鍵詞：DSP;雙口RAM;接口電路;數(shù)據(jù)通信 1 引言 數(shù)字信號處理器(DSP)是一種適合于實現(xiàn)各種數(shù)字信號處理運算的微處理器，具有下列主要結(jié)構(gòu)特點：(1)采用改進型哈佛(Harvard)結(jié)構(gòu)，具有獨立的程序總線和數(shù)據(jù)總線，可同時訪問指令和數(shù)據(jù)空間，允許實際在程序存儲器和數(shù)據(jù)存儲器之間進行傳輸;(2)支持流水線處理，處理器對每條指令的操作分為取指、譯碼、執(zhí)行等幾個階段，在某一時刻同時對
- 關(guān)鍵字： DSP 單片機
一種高速DSP與PC串口通信的設(shè)計方案
- 數(shù)字信號處理器(Digital Signal Processor，DSP)在圖形圖像處理、高精度測量控制、高性能儀器儀表等眾多領(lǐng)域得到越來越廣泛的應(yīng)用，實際運用中，通常須將DSP采集處理后的數(shù)據(jù)傳送到PC機，然后進行存儲和處理。 T1公司的微處理器具有性價比高，同時，該芯片的I/O電平、字長、運行速度、串口功能具有大多數(shù)DSP的共同特點。本文針對TMS320VC33與PC RS-232的通訊，分析三種具體的接口電路和軟件設(shè)計方法，實現(xiàn)高速DSP與低速設(shè)備的通訊：①通過TMS320VC33的通用I/O口實
- 關(guān)鍵字： DSP PC
基于FPGA的高清低碼流H.264攝像機設(shè)計
- 摘要：本文提出了一種基于低成本FPGA的高清低碼流安防攝像機SoC實現(xiàn)方式，該設(shè)計已經(jīng)完全實現(xiàn)，開創(chuàng)了高清低碼流安防攝像機SoC的先河。 1. 概述 目前高清H.264攝像機的核心SoC基本上都是ASIC，而FPGA作為近年來發(fā)展迅速的可編程器件，在高清H.264攝像機的SoC領(lǐng)域如何能有一席之地?這是我們的設(shè)計需要實現(xiàn)的目標。 2. 設(shè)計特點 與ASIC相比，F(xiàn)PGA的特點是功能強，設(shè)計靈活，隨時升級，工作成果可以積累，NRE低，但是芯片價格比ASIC貴，所以必須找到一個可以達到價格平衡的應(yīng)用領(lǐng)
- 關(guān)鍵字： FPGA H.264
基于FPGA的巴特沃茲IIR數(shù)字帶通濾波器設(shè)計
- 1.引言 數(shù)字濾波器在通信、自動控制、雷達、軍事、航空航天、醫(yī)療、家用電器等眾多領(lǐng)域得到了廣泛的應(yīng)用。其中IIR數(shù)字濾波器和FIR數(shù)字濾波器是目前人們使用較多的兩種。數(shù)字濾波器通常采用計算機軟件、專用數(shù)字濾波器、DSP器件或可編程邏輯器件(如FPGA) 實現(xiàn)。因為，用FPGA實現(xiàn)數(shù)字濾波器具有實時性強、靈活性高、處理速度快以及小批量生產(chǎn)成本低等優(yōu)點，所以得到了較為廣泛的應(yīng)用。本文以巴特沃思數(shù)字帶通濾波器為例，較為詳細地介紹了其設(shè)計和實現(xiàn)方法。給定巴特沃茲數(shù)字帶通濾波器的抽樣頻率為500Hz，上、下邊帶截
- 關(guān)鍵字： FPGA IIR
一款基于ARM11和DSP的3G視頻安全帽設(shè)計
- 1.引言 為提高在高危工作場所現(xiàn)場作業(yè)的可控性，本文采用仿生學原理和高集成度設(shè)計實現(xiàn)了與人眼同視角的3G視頻安全帽。本設(shè)計由視頻安全帽和腰跨式數(shù)據(jù)處理終端兩部分組成，采用高可靠性航空插頭連接。其中圖像處理采用三星公司的S3C6410ARM11處理器和TMS320DM642 DSP處理器組成。本設(shè)計結(jié)合DSP處理器在視頻壓縮方面的優(yōu)勢和運行于ARM之上的Linux操作系統(tǒng)在數(shù)據(jù)管理與任務(wù)調(diào)度機制方面的出色表現(xiàn)，由DSP完成圖像處理功能，并通過高速接口把視頻數(shù)據(jù)傳輸給嵌入式微處理系統(tǒng)，完成視頻數(shù)據(jù)的傳輸、存
- 關(guān)鍵字： ARM11 DSP
創(chuàng)意耳紋識別系統(tǒng)的研究與實現(xiàn)，提供軟硬件參考解決方案
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： 耳紋識別 FPGA Spartan-3E 傳感器 SOPC
一種基于FPGA的SDRAM控制器設(shè)計
- 本文介紹了一種基于FPGA的用于高分辨率視頻圖像處理的SDRAM控制器的設(shè)計方法。通過設(shè)置SDRAM的工作狀態(tài)，使其工作在猝發(fā)模式。在視頻時序信號控制下，用多行連續(xù)的SDRAM存儲空間，存取視頻數(shù)據(jù)。并在數(shù)據(jù)接口部分增加FIFO，緩存一行視頻，在像素時鐘控制下，實現(xiàn)視頻數(shù)據(jù)實時的存儲和讀取。通過改變相關(guān)參數(shù)，能對所有VESA分辨率視頻流進行操作。具有通用性強、系統(tǒng)復雜度低、可靠性高、可擴展等特點。在某型號的機載大屏顯示器系統(tǒng)中，用該SDRAM控制器實現(xiàn)了圖像的翻轉(zhuǎn)等功能，也驗證了該控制器的實用性。 0引
- 關(guān)鍵字： FPGA SDRAM
一種基于FPGA實現(xiàn)高速異步FIFO的方案
- 現(xiàn)代集成電路芯片中，隨著設(shè)計規(guī)模的不斷擴大。一個系統(tǒng)中往往含有數(shù)個時鐘。多時鐘帶來的一個問題就是，如何設(shè)計異步時鐘之間的接口電路。異步 FIFO(First In First Out)是解決這個問題的一種簡便、快捷的解決方案。使用異步FIFO可以在兩個不同時鐘系統(tǒng)之間快速而方便地傳輸實時數(shù)據(jù)。在網(wǎng)絡(luò)接口、圖像處理等方面，異步FIFO都得到廣泛的應(yīng)用。異步FIFO是一種先進先出的電路，使用在數(shù)據(jù)接口部分，用來存儲、緩沖在兩個異步時鐘之間的數(shù)據(jù)傳輸。在異步電路中，由于時鐘之間周期和相位完全獨立，因而數(shù)據(jù)的丟失
- 關(guān)鍵字： FPGA FIFO
fpga+dsp介紹
您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
fpga+dsp電路
fpga+dsp相關(guān)帖子
fpga+dsp資料下載
fpga+dsp專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473