fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

AMD面向ADAS和數(shù)字座艙推出尺寸小成本優(yōu)化的車規(guī)級(jí)FPGA

在汽車傳感器和數(shù)字座艙中，尺寸更小的芯片器件正越來越盛行。根據(jù)咨詢機(jī)構(gòu) Yole Intelligence 的數(shù)據(jù)，高級(jí)駕駛輔助系統(tǒng)（ ADAS ）攝像頭市場規(guī)模在 2023 年估計(jì)為 20 億美元，預(yù)計(jì)到 2029 年將達(dá)到 27 億美元。為了滿足這些市場需求，AMD 推出了 AMD 汽車車規(guī)級(jí)（ XA ）系列的最新成員：Artix? UltraScale+? XA AU7P。這款成本優(yōu)化的 FPGA 符合車規(guī)標(biāo)準(zhǔn)，并針對(duì) ADAS 傳感器應(yīng)用和車載信息娛樂系統(tǒng)（ IVI ）進(jìn)行了優(yōu)化。新款 Art
關(guān)鍵字： AMD ADAS 數(shù)字座艙車規(guī)級(jí) FPGA Artix

FPGA讓嵌入式設(shè)備安全成為現(xiàn)實(shí)

談及嵌入式設(shè)備，安全性一直是人們關(guān)注的一大話題。然而目前為止，人們的注意力都放在了錯(cuò)誤的方向上。不安全的網(wǎng)絡(luò)邊緣計(jì)算和物聯(lián)網(wǎng)設(shè)備已經(jīng)證明，最薄弱（且經(jīng)常被忽視）的環(huán)節(jié)往往導(dǎo)致重大的安全漏洞。慶幸的是，設(shè)計(jì)師現(xiàn)在可以采用一些重要的新方案確保將硬件可信根、集成加密、固件彈性等關(guān)鍵功能融入到各種互連設(shè)備的設(shè)計(jì)中。秘訣是什么？FPGA。具體而言，全新低功耗FPGA解決方案，如萊迪思MachXO5D-NX?系列芯片，搭配萊迪思Propel?和萊迪思Sentry?軟件解決方案，可以幫助設(shè)備和系統(tǒng)設(shè)計(jì)人員以經(jīng)濟(jì)高效、低
關(guān)鍵字： FPGA 嵌入式設(shè)備安全萊迪思

將ASIC IP核移植到FPGA上——如何確保性能與時(shí)序以完成充滿挑戰(zhàn)的任務(wù)！

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC IP來在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們分享了第二到第四主題，介紹了使用FPGA進(jìn)行原型設(shè)計(jì)時(shí)需要立即想到哪些基本概念、在將專為ASIC技術(shù)而設(shè)計(jì)的I
關(guān)鍵字： ASIC IP FPGA SmartDV

不只是高性能DSP，軟件定義SoC給音頻汽車工業(yè)等應(yīng)用帶來多通道和AI等豐富功能

XMOS推出的基于其第三代xcore架構(gòu)的xcore.ai系列可編程SoC芯片，在一顆器件里面集成了邊緣AI、DSP、控制單元和I/O等功能，因而可以針對(duì)應(yīng)用利用軟件將其定義為不同的器件系統(tǒng)，在保持靈活性和可編程性的同時(shí)提供優(yōu)異的性能，從而可以有更快的速度和更低的成本完成全新器件系統(tǒng)的開發(fā)。本文將介紹如何利用xcore.ai芯片開發(fā)DSP系統(tǒng)，并以XMOS與DSP Concepts近期宣布的合作協(xié)議為例，展示音頻開發(fā)人員如何將 XMOS 的高度確定性、低延遲的 xcore.ai 平臺(tái)與 DSP Conce
關(guān)鍵字： DSP 軟件定義 SoC 音頻汽車

嵌入式FPGA（eFPGA）為SoC帶來了新的靈活性

引言隨著嵌入式系統(tǒng)的不斷發(fā)展，設(shè)計(jì)師面臨著越來越多的挑戰(zhàn)。功能性和連接性增加了集成的復(fù)雜性，尤其是在設(shè)計(jì)系統(tǒng)級(jí)芯片（SoC）時(shí)，通常很難提供最佳的邏輯架構(gòu)來管理系統(tǒng)。本文將探討嵌入式FPGA（eFPGA）的結(jié)構(gòu)，并探討如何在保持最大靈活性的同時(shí)，實(shí)現(xiàn)硅資源的最佳優(yōu)化。高級(jí)SoC設(shè)計(jì)取代板級(jí)系統(tǒng)我們正進(jìn)入一個(gè)將許多傳統(tǒng)PCB上的IC合并到單一單片IC或芯片組作為SoC的時(shí)代。如果IC設(shè)計(jì)團(tuán)隊(duì)未能加入正確的功能，或者在設(shè)計(jì)部分發(fā)現(xiàn)了漏洞，他們可能會(huì)錯(cuò)失市場機(jī)會(huì)或時(shí)間節(jié)點(diǎn)。傳統(tǒng)上，F(xiàn)PGA常用于原型設(shè)計(jì)、在PC
關(guān)鍵字： FPGA

萊迪思Avant-X：捍衛(wèi)數(shù)字前沿

現(xiàn)場可編程門陣列（FPGA）在當(dāng)今的眾多技術(shù)中發(fā)揮著重要作用。從航空航天和國防到消費(fèi)電子產(chǎn)品，再到關(guān)鍵基礎(chǔ)設(shè)施和汽車行業(yè)，F(xiàn)PGA在我們生活中不斷普及。與此同時(shí)對(duì)FPGA器件的威脅也在不斷增長。想要開發(fā)在FPGA上運(yùn)行（固件）的IP需要花費(fèi)大量資源，受這些FPGA保護(hù)的技術(shù)也是如此。這使得FPGA成為IP盜竊或破壞的潛在目標(biāo)。防止IP盜竊、客戶數(shù)據(jù)泄露和系統(tǒng)整體完整性所需的安全功能已經(jīng)不可或缺。它們是許多FPGA應(yīng)用的基礎(chǔ)，在某些地區(qū)有相應(yīng)法律要求（例如，歐盟的GDPR、美國的HIPAA、英國的2018年
關(guān)鍵字：萊迪思 Avant-X FPGA

【實(shí)戰(zhàn)】一個(gè)Buck電路設(shè)計(jì)的完整過程

設(shè)計(jì)需求：硬十開發(fā)的一塊基于安路EG4X20BG256的FPGA板卡。該系統(tǒng)應(yīng)用于一個(gè)USB傳輸，可以進(jìn)行多通道ADC數(shù)據(jù)采集的項(xiàng)目。整體框圖如下：實(shí)物如下：1、Buck控制器選型電源框圖制作過程，可以參考前期文檔：硬件總體設(shè)計(jì)之 “專題分析”我們可以看到在電源樹中，分別需要實(shí)現(xiàn)：5V→3.3V@2A5V→1.2V@2A5V→2.5V@2A此處我們選型的Buck電源控制器（集成Mosfet）是杰華特的JW5359從Datasheet我們可以看到：1、輸入電壓范圍滿足要求4.5V~18V2、輸出電流可以達(dá)到
關(guān)鍵字：電路設(shè)計(jì) FPGA BUCK電路

將ASIC IP核移植到FPGA上——更新概念并推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC所用IP來在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們介紹了將ASIC IP移植到FPGA原型平臺(tái)上的必要性，并對(duì)原型設(shè)計(jì)中各種考量因素進(jìn)行了總體概述，分析開發(fā)A
關(guān)鍵字： ASIC IP FPGA SmartDV

國產(chǎn)FPGA，走到哪一步了？

隨著人工智能（AI）技術(shù)的飛速發(fā)展，其應(yīng)用邊界不斷拓寬，從簡單的圖像識(shí)別到復(fù)雜的自然語言處理，再到自動(dòng)駕駛、智能制造等前沿領(lǐng)域，AI 正以前所未有的速度改變著我們的世界。在這場 AI 革命中，深度學(xué)習(xí)作為其核心驅(qū)動(dòng)力，不斷推動(dòng)著算法與模型的革新，同時(shí)也對(duì)計(jì)算資源提出了更為嚴(yán)苛的要求。誕生于 1985 年的 FPGA 雖然問世時(shí)間不長，但已經(jīng)憑借「可編程」的獨(dú)特優(yōu)勢(shì)，在百花齊放的芯片浪潮中奪得一席之地，成為 GPU 芯片的又一勁敵。FPGA 的特點(diǎn)FPGA 芯片是基于可編程器件（PAL、GAL、CPLD）發(fā)
關(guān)鍵字： FPGA

將ASIC IP核移植到FPGA上——明了需求和詳細(xì)規(guī)劃以完成充滿挑戰(zhàn)的任務(wù)

本文從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC所用IP來在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。本篇文章是SmartDV數(shù)字芯片設(shè)計(jì)經(jīng)驗(yàn)分享系列文章的第一篇，作為全球領(lǐng)先的驗(yàn)證解決方案和設(shè)計(jì)IP提供商，SmartDV的產(chǎn)品研發(fā)及
關(guān)鍵字： FPGA SmartDV

萊迪思全新推出邏輯優(yōu)化的通用FPGA拓展其小型FPGA產(chǎn)品組合

萊迪思半導(dǎo)體，低功耗可編程器件的領(lǐng)先供應(yīng)商，今日宣布為其領(lǐng)先的小尺寸FPGA產(chǎn)品中再添一款邏輯優(yōu)化的全新萊迪思Certus-NX? FPGA器件。新產(chǎn)品包括兩款新器件，即Certus-NX-28?和Certus-NX-09?，擁有多種封裝選項(xiàng)，可提供行業(yè)領(lǐng)先的低功耗、小尺寸和可靠性以及靈活的遷移選項(xiàng)。這些器件旨在加速廣泛的通信、計(jì)算、工業(yè)和汽車應(yīng)用。萊迪思半導(dǎo)體產(chǎn)品營銷副總裁Dan Mansur表示：“萊迪思致力于在小型、低功耗FPGA領(lǐng)域持續(xù)創(chuàng)新，為我們的客戶提供優(yōu)化的解決方案，滿足空間受限的應(yīng)用需求，
關(guān)鍵字：萊迪思 FPGA 小型FPGA

利用強(qiáng)大的軟件設(shè)計(jì)工具為FPGA開發(fā)者賦能

許多嵌入式系統(tǒng)的開發(fā)者都對(duì)使用基于FPGA的SoC系統(tǒng)感興趣，但是基于傳統(tǒng)HDL硬件描述語言的FPGA開發(fā)工具和復(fù)雜流程往往會(huì)令他們望而卻步。為了解決這一問題，萊迪思的Propel工具套件提供了基于圖形化設(shè)計(jì)方法的設(shè)計(jì)環(huán)境，用于創(chuàng)建，分析，編譯和調(diào)試基于FPGA的嵌入式系統(tǒng)，從而完成系統(tǒng)軟硬件設(shè)計(jì)。萊迪思的Propel工具套件由兩部分組成：Propel Builder提供圖形化的SoC系統(tǒng)和硬件設(shè)計(jì)，通過拖放方式，選擇處理器和相關(guān)的外設(shè)與IP，通過圖形化的方式進(jìn)行配置和連接，從而完成系統(tǒng)層面的硬件設(shè)計(jì)；
關(guān)鍵字：軟件設(shè)計(jì)工具 FPGA 萊迪思

萊迪思推出全新安全控制FPGA系列產(chǎn)品，具備先進(jìn)的加密敏捷性和硬件可信根

萊迪思半導(dǎo)體，低功耗可編程器件的領(lǐng)先供應(yīng)商，近日宣布推出兩款全新解決方案，進(jìn)一步鞏固其在安全硬件和軟件領(lǐng)域的領(lǐng)先地位，幫助客戶應(yīng)對(duì)系統(tǒng)安全領(lǐng)域日益嚴(yán)峻的挑戰(zhàn)。全新發(fā)布的萊迪思MachXO5D-NX?系列高級(jí)安全控制FPGA提供加密敏捷算法、集成閃存的硬件可信根功能以及故障安全（fail-safe）遠(yuǎn)程現(xiàn)場更新功能，實(shí)現(xiàn)可靠和安全的產(chǎn)品生命周期管理。此外，萊迪思還推出了最新版本的Lattice Sentry?解決方案集合，其新功能為客戶提供可定制的、基于FPGA的平臺(tái)固件保護(hù)恢復(fù)（PFR）解決方案，且支持最
關(guān)鍵字：萊迪思安全控制 FPGA 加密敏捷性硬件可信根

恩智浦SAF9xxx發(fā)布，汽車AI音頻處理升級(jí)！

恩智浦半導(dǎo)體發(fā)布SAF9xxx系列，為車載信息娛樂系統(tǒng)帶來多項(xiàng)人工智能音頻功能，是汽車音頻處理方面的重要技術(shù)提升。新推出的音頻數(shù)字信號(hào)處理（DSP）解決方案旨在滿足軟件定義汽車（SDV）不斷增長的人工智能音頻功能需求。SAF9xxx利用Cadence新一代高性能Tensilica HiFi 5 DSP，并結(jié)合了專用的神經(jīng)網(wǎng)絡(luò)引擎，能夠高效實(shí)現(xiàn)下一代高質(zhì)量自學(xué)習(xí)音頻和語音應(yīng)用。此外，SAF9xxx系列通過軟件定義最多可集成5個(gè)調(diào)諧器，涵蓋DAB、HD-Radio、DRM、CDR和AM/FM等全球主流無線廣播
關(guān)鍵字：汽車音頻 DSP SDV 汽車娛樂系統(tǒng)

采用創(chuàng)新的FPGA 器件來實(shí)現(xiàn)更經(jīng)濟(jì)且更高能效的大模型推理解決方案

摘要本文根據(jù)完整的基準(zhǔn)測(cè)試，將Achronix Semiconductor公司推出的Speedster7t FPGA與GPU解決方案進(jìn)行比較，在運(yùn)行同一個(gè)Llama2 70B參數(shù)模型時(shí)，該項(xiàng)基于FPGA的解決方案實(shí)現(xiàn)了超越性的LLM推理處理。采用 FPGA 器件來加速LLM 性能，在運(yùn)行 Llama2 70B 參數(shù)模型時(shí)，Speedster7t FPGA 如何與 GPU 解決方案相媲美？證據(jù)是令人信服的——Achronix Speedster7t FPGA通過提供計(jì)算能力、內(nèi)存帶寬和卓越能效的最佳組合，在
關(guān)鍵字： Achronix FPGA