fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

如何學(xué)習(xí)FPGA？FPGA學(xué)習(xí)必備的基礎(chǔ)知識(shí)

FPGA已成為現(xiàn)今的技術(shù)熱點(diǎn)之一，無(wú)論學(xué)生還是工程師都希望跨進(jìn)FPGA的大門(mén)。網(wǎng)絡(luò)上各種開(kāi)發(fā)板、培訓(xùn)班更是多如牛毛，仿佛在告訴你不懂FPGA你就OUT啦。那么我們要玩轉(zhuǎn)FPGA必須具備哪些基礎(chǔ)知識(shí)呢?下面我們慢慢道來(lái)。(一
關(guān)鍵字： FPGA 基礎(chǔ)知識(shí)

FPGA“獨(dú)孤求敗”？架構(gòu)創(chuàng)新與工藝提升并行

走在工藝領(lǐng)先前列的FPGA有些“獨(dú)孤求敗”的感覺(jué)：集成度的大幅躍升，功能模塊如DSP、收發(fā)器的更上臺(tái)階，通過(guò)集成A...
關(guān)鍵字： FPGA 架構(gòu)創(chuàng)新工藝提升

基于FPGA的高速加密卡設(shè)計(jì)與實(shí)現(xiàn)

摘要為增強(qiáng)數(shù)據(jù)信息的安全性，設(shè)計(jì)了一種基于FPGA的高性能加密卡。該加密卡通過(guò)PCI Express總線與主機(jī)通信，由FPGA芯片內(nèi)置的Nios ll軟核處理器和PCI—E硬核分別實(shí)現(xiàn)控制器模塊與通信接口模塊功能；采用SM1、R
關(guān)鍵字： FPGA 加密卡

三國(guó)殺之FPGA與ASIC、DSP全面大比拼

在相當(dāng)長(zhǎng)的一段時(shí)間內(nèi)，F(xiàn)PGA、ASIC、DSP三者不同的技術(shù)特征造就了它們不同的應(yīng)用領(lǐng)域，DSP在數(shù)字信號(hào)方面是絕對(duì)的霸主，ASIC是專(zhuān)業(yè)定制領(lǐng)域的牛人，而FPGA由于其價(jià)格高、功耗大，主要用于ASIC前端驗(yàn)證和一些高端領(lǐng)域，在DSP和ASIC面前絕對(duì)屬于小弟。
關(guān)鍵字： FPGA ASIC DSP 處理器信號(hào)處理

運(yùn)用智能的調(diào)試和綜合技術(shù)隔離FPGA設(shè)計(jì)中的錯(cuò)誤

如果您的FPGA設(shè)計(jì)無(wú)法綜合或者沒(méi)能按預(yù)期在開(kāi)發(fā)板上正常工作，原因往往不明，要想在數(shù)以千計(jì)的RTL和約束源文件中找出故障根源相當(dāng)困難，而且很多這些文件還可能是其他設(shè)計(jì)人員編寫(xiě)的?？紤]到FPGA設(shè)計(jì)迭代和運(yùn)行時(shí)間的
關(guān)鍵字： FPGA 調(diào)試隔離

CEVA發(fā)布全新應(yīng)用開(kāi)發(fā)工具套件

全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司宣布可提供應(yīng)用于CEVA-MM3000圖像和視覺(jué)平臺(tái)的全新應(yīng)用開(kāi)發(fā)工具套件(Application Developer Kit，ADK)。該ADK是CEVA公司內(nèi)部開(kāi)發(fā)，用于大幅簡(jiǎn)化整體軟件開(kāi)發(fā)流程，縮短產(chǎn)品設(shè)計(jì)周期，并可以顯著節(jié)省內(nèi)存帶寬和功耗。
關(guān)鍵字： CEVA CEVA-MM3000 DSP

CEVA推出數(shù)字視頻穩(wěn)定器軟件模塊

全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司宣布為CEVA-MM3000圖像和視覺(jué)平臺(tái)提供數(shù)字視頻穩(wěn)定器(digital video stabilizer，DVS)軟件模塊，為下一代智能手機(jī)和移動(dòng)設(shè)備帶來(lái)更先進(jìn)的成像能力。該DVS模塊經(jīng)過(guò)高度優(yōu)化，在CEVA-MM3000平臺(tái)上使用最小處理負(fù)荷和極低的內(nèi)存寬帶進(jìn)行實(shí)時(shí)工作。
關(guān)鍵字： CEVA DVS DSP 視頻穩(wěn)定器

玩轉(zhuǎn)FPGA必備基礎(chǔ)

通過(guò)論壇里如火如荼的FPGA DIY活動(dòng)就能看出來(lái)FPGA必然是現(xiàn)今的技術(shù)熱點(diǎn)之一。無(wú)論學(xué)生還是工程師都希望跨進(jìn)FPGA的大門(mén)。網(wǎng)絡(luò)上各種開(kāi)發(fā)板、培訓(xùn)班更是多如牛毛，仿佛在告訴你不懂FPGA你就OUT啦。那么我們要玩轉(zhuǎn)FPGA必須具備哪些基礎(chǔ)知識(shí)呢?下面我們慢慢道來(lái)。
關(guān)鍵字： FPGA HDL Altera Xilinx DIY

CEVA DSP為手機(jī)攝像消“抖”

　　MCU界有ARM，DSP界有CEVA，兩家商業(yè)模式類(lèi)似的企業(yè)在各自的領(lǐng)域?qū)P授權(quán)生態(tài)系統(tǒng)建設(shè)的有聲有色。　　據(jù)統(tǒng)計(jì)數(shù)據(jù)顯示：CEVA是DSP IP授權(quán)市場(chǎng)的第一;手機(jī)行業(yè)出貨量第一的DSP架構(gòu);LTE和LTE-A領(lǐng)域DSP IP架構(gòu)授權(quán)數(shù)第一;音頻領(lǐng)域第一的DSP內(nèi)核;CEVA IP支持的設(shè)備出貨量累計(jì)達(dá)45億;占據(jù)2013年第一季度全球手機(jī)市場(chǎng)份額44%。 CEVA公司市場(chǎng)拓展副總裁Eran Briman 　　CEVA公司市場(chǎng)拓展副總裁Eran Briman表示，為了讓DSP更
關(guān)鍵字： CEVA DSP DVS

ADI將深化五大核心業(yè)務(wù)

不久前，ADI公司新CEO(首席執(zhí)行官)Vincent Roche走馬上任。他于1988年就加盟了ADI，自2001年起就是公司核心領(lǐng)導(dǎo)隊(duì)伍的成員，由于ADI現(xiàn)有的戰(zhàn)略是核心團(tuán)隊(duì)共同開(kāi)發(fā)的，因此Vincent將繼續(xù)既往戰(zhàn)略，并進(jìn)一步深化這些策略的執(zhí)行，進(jìn)行優(yōu)化組合，加強(qiáng)和生態(tài)系統(tǒng)合作伙伴的合作。
關(guān)鍵字： ADI 轉(zhuǎn)換器 DSP 201308

CEVA推出基于CEVA-MM3000圖像和視覺(jué)平臺(tái)的數(shù)字視頻穩(wěn)定器軟件模塊

　　全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司宣布為CEVA-MM3000圖像和視覺(jué)平臺(tái)提供數(shù)字視頻穩(wěn)定器(digital video stabilizer，DVS)軟件模塊，為下一代智能手機(jī)和移動(dòng)設(shè)備帶來(lái)更先進(jìn)的成像能力。該DVS模塊經(jīng)過(guò)高度優(yōu)化，在CEVA-MM3000平臺(tái)上使用最小處理負(fù)荷和極低的內(nèi)存寬帶進(jìn)行實(shí)時(shí)工作。例如，使用28nm工藝，在 CEVA-MM3101上運(yùn)行DVS模塊實(shí)時(shí)處理1080p 30fps的視頻流所需功耗小于35mW。為了
關(guān)鍵字： CEVA DSP CEVA-MM3000

CEVA發(fā)布用于CEVA-MM3000圖像和視覺(jué)平臺(tái)的全新應(yīng)用開(kāi)發(fā)工具套件

　　全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司宣布可提供應(yīng)用于CEVA-MM3000圖像和視覺(jué)平臺(tái)的全新應(yīng)用開(kāi)發(fā)工具套件(Application Developer Kit，ADK)。該ADK是CEVA公司內(nèi)部開(kāi)發(fā)，用于大幅簡(jiǎn)化整體軟件開(kāi)發(fā)流程，縮短產(chǎn)品設(shè)計(jì)周期，并可以顯著節(jié)省內(nèi)存帶寬和功耗。CEVA圖像技術(shù)專(zhuān)家已經(jīng)利用ADK開(kāi)發(fā)出新的低功耗數(shù)字視頻穩(wěn)定器(Digital Video Stabilizer，DVS)軟件模塊，今天CEVA也單獨(dú)發(fā)布了這款
關(guān)鍵字： CEVA DSP CEVA-MM3000

基于FPGA的司機(jī)眼球跟蹤疲勞檢測(cè)報(bào)警系統(tǒng)

摘要：本系統(tǒng)是針對(duì)現(xiàn)有市場(chǎng)上銷(xiāo)售的車(chē)輛多注重于事故發(fā)生時(shí)對(duì)人身安全的保障(如安全氣囊等)，忽略了防范事故于未然的考慮而提出的?；贔PGA的司機(jī)眼球跟蹤疲勞報(bào)警系統(tǒng)可以很好的解決上述問(wèn)題，且相較于傳統(tǒng)的DSP實(shí)
關(guān)鍵字： FPGA 眼球跟蹤疲勞檢測(cè) 報(bào)警系統(tǒng)

如何在FPGA和ASIC設(shè)計(jì)中結(jié)合高速USB功能

通用串行總線已經(jīng)很普遍了，這是由于其使用簡(jiǎn)單，隨插即用，并具有魯棒性的優(yōu)點(diǎn)。USB已經(jīng)找到了進(jìn)入曾經(jīng)使用串口...
關(guān)鍵字： FPGA ASIC設(shè)計(jì) 高速USB功能

Altera演示Cavium OCTEON?多核處理器的Interlaken互聯(lián)

Altera公司 (NASDAQ: ALTR)日前宣布，Stratix? V FPGA的Interlaken知識(shí)產(chǎn)權(quán)(IP)內(nèi)核實(shí)現(xiàn)了與Cavium OCTEON多核處理器的互操作。這一成功的工作保證了芯片至芯片前端互聯(lián)，更方便OEM做出器件選擇決定。
關(guān)鍵字： Altera 以太網(wǎng) FPGA