<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會員技術(shù)專刊紙質(zhì)版免費索閱看這里來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開關(guān)應(yīng)用實現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實現(xiàn)車載ECU集成？來與NXP聊一聊吧！

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章進入fpga+dsp技術(shù)社區(qū)

三款LatticeECP3 FPGA系列縮小封裝尺寸

萊迪思半導(dǎo)體公司(NASDAQ: LSCC)近日宣布，即可獲取增加至非常成功的LatticeECP3?FPGA系列的低功耗、高速和迷你封裝器件。新的增值器件是功耗和空間受限的專業(yè)攝像機、監(jiān)控攝像機、醫(yī)療圖像、視頻通信，和小尺寸的有線和無線應(yīng)用的理想選擇。LatticeECP3低功耗FPGA的功耗比標(biāo)準(zhǔn)的器件平均低30%，比高速FPGA運行快10%。添加的新系列還包括業(yè)界最小的具有高速SERDES、DDR3存儲器接口的FPGA。具有SERDES的迷你FPGA比相同邏輯功能的標(biāo)準(zhǔn)LatticeECP3器件的尺
關(guān)鍵字：萊迪思 FPGA

如何實現(xiàn)微控制器與FPGA的接口設(shè)計

　將近一半的嵌入式設(shè)計用到FPGA，僅次于微控制器。FPGA可用于執(zhí)行任何膠合邏輯、自定義IP 、計算密集型算法加速器。通過采取一些處理任務(wù)， FPGA可以幫助提高系統(tǒng)性能，從而使單片機從周期密集的任務(wù)中騰出部分時間
關(guān)鍵字：接口設(shè)計 FPGA 控制器實現(xiàn) 如何

基于DSP的液晶模塊的顯示原理及實現(xiàn)

摘要：介紹了一種基于TMS320F206 DSP以及硬件漢字庫的液晶模塊的設(shè)計。給出了硬件接口設(shè)計框圖、接口的設(shè)計實現(xiàn)以及硬件漢字庫的制作方法，同時給出了液晶初始化和顯示模塊的設(shè)計思路以及軟件實現(xiàn)。關(guān)鍵詞：SEDl335控
關(guān)鍵字：原理實現(xiàn) 顯示模塊 DSP 液晶基于

FPGA設(shè)計中常用的低功耗技術(shù)

結(jié)合采用低功耗元件和低功耗設(shè)計技術(shù)在目前比以往任何時候都更有價值。隨著元件集成更多功能，并越來越小型化，對低功耗的要求持續(xù)增長。當(dāng)把可編程邏輯器件用于低功耗應(yīng)用時，限制設(shè)計的低功耗非常重要。本文將討論
關(guān)鍵字： FPGA 低功耗技術(shù)

基于SPIFlash實現(xiàn)FPGA的復(fù)用配置

SPI(SerialPeripheralInterface，串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上只占用4根線，不僅節(jié)約了芯片的引腳，同時在PCB的布局上還節(jié)省空間。正是出于這種簡單、易用的特性，現(xiàn)在越來
關(guān)鍵字： SPIFlash FPGA

軟件無線電設(shè)計中的FPGA應(yīng)用要點

介紹軟件無線電（SDR）是具有可重配置硬件平臺的無線設(shè)備，可以跨多種通信標(biāo)準(zhǔn)。因為具有更低的成本、更大的靈活性和更高的性能，軟件無線電已迅速成為軍事、公共安全和商用無線領(lǐng)域的事實標(biāo)準(zhǔn)。SDR成為商用流行的主
關(guān)鍵字： FPGA 軟件無線電應(yīng)用要點

賽靈思首批7系列FPGA上市

　　賽靈思公司(Xilinx)宣布推出其首批用于加速28nm7系列FPGA系統(tǒng)開發(fā)與集成能力提升的目標(biāo)設(shè)計平臺。賽靈思針對 FPGA 系統(tǒng)設(shè)計和集成的目標(biāo)設(shè)計平臺方法提供了業(yè)界最全面的開發(fā)套件，包括開發(fā)板、ISE 設(shè)計套件工具、IP 核、參考設(shè)計和 FPGA 夾層卡 (FMC)，能幫助設(shè)計人員立即啟動應(yīng)用開發(fā)。　　新型Virtex?-7 FPGA VC707 評估套件、Kintex-7 FPGA KC705 評估套件，以及與安富利電子元件部( Avnet Electronic Marketing)聯(lián)合
關(guān)鍵字：賽靈思 FPGA

用CPLD實現(xiàn)DSP與背板VME總線之間的連接

1 引言CPLD是一種用戶可以根據(jù)自行需要而自己能夠設(shè)計構(gòu)造其邏輯功能的數(shù)字集成電路系統(tǒng),實現(xiàn)了硬件設(shè)計的軟件化。CPLD具有豐富的可編程I/O引腳，具有在系統(tǒng)可編程( In System programmability)、使用方便靈活的的特
關(guān)鍵字： CPLD DSP VME 背板

FPGA一體化高級設(shè)計方法

隨著 FPGA 技術(shù)逐步延伸至軍事電子系統(tǒng)以及嵌入式電子產(chǎn)業(yè)的幾乎全部領(lǐng)域，能發(fā)揮可編程邏輯優(yōu)勢的應(yīng)用已經(jīng)占據(jù)主流地位。通信、機載和控制系統(tǒng)尤其受益于 FPGA 的設(shè)計靈活性、現(xiàn)場重構(gòu)和并行處理功能。同時，較短的
關(guān)鍵字： FPGA 高級設(shè)計方法

賽靈思推出首批7系列FPGA設(shè)計平臺之問答

賽靈思在 DesignCon 2012 展會上推出面向 28nm 7 系列 FPGA 的目標(biāo)設(shè)計平臺——3 款最新開發(fā)套件，其中包括Kintex?-7 FPGA KC705 評估套件、Virtex?-7 FPGA VC707 評估套件，以及與安富利電子元件部 (Avnet Electronic Marketing) 聯(lián)合開發(fā)的 Kintex?-7 FPGA DSP 套件。
關(guān)鍵字：賽靈思 FPGA

賽靈思第一批7系列FPGA目標(biāo)設(shè)計平臺上市

全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )宣布推出其首批用于加速 28nm 7 系列FPGA系統(tǒng)開發(fā)與集成能力提升的目標(biāo)設(shè)計平臺。賽靈思針對 FPGA 系統(tǒng)設(shè)計和集成的目標(biāo)設(shè)計平臺方法提供了業(yè)界最全面的開發(fā)套件，包括開發(fā)板、ISE 設(shè)計套件工具、IP 核、參考設(shè)計和 FPGA 夾層卡 (FMC)，能幫助設(shè)計人員立即啟動應(yīng)用開發(fā)。
關(guān)鍵字： Xilinx FPGA

賽靈思發(fā)布ISE 13.4 設(shè)計套件

全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )今天宣布推出 ISE? 13.4設(shè)計套件。該設(shè)計套件可提供對 MicroBlaze? 微控制器系統(tǒng) (MCS) 的公共訪問功能、面向 28nm 7 系列 FPGA 的全新 RX 裕量分析和調(diào)試功能，以及支持面向 Artix?-7 系列和 Virtex?-7 XT 器件的部分可重配置功能。
關(guān)鍵字： Xilinx FPGA ISE 13.4

JavaCard指令處理器的FPGA設(shè)計

JavaCard指令處理器的FPGA設(shè)計,1 JavaCard簡介　　智能卡是指集成了CPU、ROM、RAM、COS(芯片操作系統(tǒng))和EEPROM，能儲存信息和圖像，具備讀/寫能力，信息能被加密保護的便攜卡。智能卡的最基本標(biāo)準(zhǔn)是ISO/IEC7816。智能卡在銀行、電信等行業(yè)得到廣泛
關(guān)鍵字：設(shè)計 FPGA 處理器指令 JavaCard

基于FPGA的SOC外部組件控制器IP的設(shè)計

1 引言

嵌入式系統(tǒng)已經(jīng)發(fā)展成為應(yīng)用最廣的計算機系統(tǒng)［1］。SOC（System On a Chip）則是嵌入式系統(tǒng)的研究和開發(fā)熱點。SOC 的核心概念是把整個系統(tǒng)集成到一片半導(dǎo)體芯片上。目前SOC 的中文名稱還不統(tǒng)一，可被叫做
關(guān)鍵字： FPGA SOC 控制器

基于FPGA的NCO設(shè)計方案

　隨著數(shù)字通信技術(shù)的飛速發(fā)展，軟件無線電的應(yīng)用愈加的廣泛，而影響軟件無線電性能的關(guān)鍵器件數(shù)控振蕩器NCO(Numerical CONtrolled Oscillator) 的設(shè)計至關(guān)重要直接數(shù)字頻率合成(DDS)技術(shù)是一種從相位概念出發(fā)直接合
關(guān)鍵字： FPGA NCO 設(shè)計方案

共9854條 329/657 |‹ « 327 328 329 330 331 332 333 334 335 336 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。創(chuàng)建詞條

fpga+dsp電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
一種基于DSP和USB的指紋識別系統(tǒng)設(shè)計
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)

fpga+dsp相關(guān)帖子

MCU、DSP、PLC的優(yōu)缺點對比
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷
TC264如何外掛FPGA？

fpga+dsp資料下載

萊迪思CertusPro-NX 高級通用FPGA
手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
基于DSP的有源電力濾波器設(shè)計方案
萊迪思CrossLink
萊迪思 MachXO2 FPGA

fpga+dsp專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();