fpga+dsp 文章 進入fpga+dsp技術(shù)社區(qū)
TMS320VC5402與TLC320AD50C的接口設(shè)計
- 關(guān)鍵字： DSP TLC320AD50C 多通道緩沖串行口
現(xiàn)代通信系統(tǒng)與DSP實驗平臺
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： DSP 現(xiàn)代通信系統(tǒng) 實驗平臺
Modbus通信協(xié)議的FPGA實現(xiàn)
- Modbus協(xié)議是一個應(yīng)用廣泛的工業(yè)現(xiàn)場總線協(xié)議，鑒于其簡單、開放、幀格式緊湊等優(yōu)點，于2008年正式成為我國國家標準。介紹一種通過Cyclone系列FPGA實現(xiàn)Modbus RTU模式的方法，首先給出一個可以通用于Modbus主設(shè)備和從設(shè)備的協(xié)議接口單元，然后基于該接口設(shè)計了一個通用的Modbus從設(shè)備協(xié)處理器。實踐證明該方法能夠滿足工業(yè)環(huán)境的通訊要求，此外，該方法在其他FPGA上也具有一定通用性和推廣價值。
- 關(guān)鍵字： 實現(xiàn) FPGA 協(xié)議 通信 Modbus 功率模塊
Altera Stratix V FPGA提供RLDRAM 3存儲器支持
- Altera公司今天發(fā)布Stratix® V系列FPGA，適用于支持Micron技術(shù)公司的下一代低延時DRAM (RLDRAM® 3存儲器)。Stratix V FPGA采用新的存儲器體系結(jié)構(gòu)，降低延時，高效實現(xiàn)FPGA業(yè)界最好的系統(tǒng)性能。Stratix V FPGA為網(wǎng)絡(luò)設(shè)備生產(chǎn)商提供存儲器接口解決方案，支持在互聯(lián)網(wǎng)上迅速有效的傳送視頻、語音和數(shù)據(jù)。 Micron公司業(yè)務(wù)開發(fā)高級經(jīng)理Bruce Franklin表示：“Micron的下一代RLDRAM 3存儲器專門設(shè)
- 關(guān)鍵字： Altera FPGA Stratix
基于FPGA的快速9／7整形離散小波變換系統(tǒng)設(shè)計
- 摘要：CCSDS圖像數(shù)據(jù)壓縮標準中采用9／7整形離散小波變換為核心算法，該算法結(jié)構(gòu)簡單，易于硬件設(shè)計實現(xiàn)。文中基于FPGA設(shè)計實現(xiàn)了9／7整數(shù)離散小波變換系統(tǒng)，設(shè)計中使用內(nèi)部RAM存儲方式，減小了對存儲器的需求量，同
- 關(guān)鍵字： FPGA 離散小 波變換 系統(tǒng)設(shè)計
fpga+dsp介紹
您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
fpga+dsp電路
fpga+dsp相關(guān)帖子
fpga+dsp資料下載
fpga+dsp專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473