fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

高效FPGA乘法器在無(wú)線基站中的使用

　　基于WiMax及其派生標(biāo)準(zhǔn)的新興寬帶無(wú)線協(xié)議需要越來(lái)越高的吞吐量和數(shù)據(jù)速率。這些協(xié)議提出的快速芯片速率和數(shù)字射頻處理可以在使用FPGA方案的硬件上得到最佳的實(shí)現(xiàn)。　　FPGA非常適合作為高性能、高性?xún)r(jià)比的解決方案來(lái)實(shí)現(xiàn)這些物理層協(xié)議中的數(shù)字功能，因?yàn)樗鼈儼ㄒ韵仑S富的資源：　　1.DSP模塊，可以用來(lái)實(shí)現(xiàn)各種FIR濾波和FFT/IFFT操作所要求的乘法器和加法器/累加器功能；　　2. SERDES收發(fā)器，可以支持無(wú)線前端與基帶數(shù)字板之間的CPRI和OBSAI接口；　　3. 重要的FPG
關(guān)鍵字： FPGA 乘法器無(wú)線基站 WiMax DSP IP核

一種基于多DSP協(xié)同工作的控制系統(tǒng)

　　盡管數(shù)字信號(hào)處理器(DSP)的性能越來(lái)越強(qiáng)，基于DSP嵌入式系統(tǒng)的功能也越來(lái)越多，但對(duì)于實(shí)時(shí)性、容錯(cuò)性、可靠性要求很高的多任務(wù)信號(hào)處理及多路過(guò)程控制方面的應(yīng)用，單個(gè)DSP嵌入式系統(tǒng)的處理能力是不夠的。分布式系統(tǒng)處理能力強(qiáng)、可靠性高，采用多個(gè)DSP嵌入式子系統(tǒng)構(gòu)成分布式系統(tǒng)，利用分布式系統(tǒng)的并發(fā)性實(shí)現(xiàn)多個(gè)DSP的并行處理，滿足多任務(wù)、實(shí)時(shí)性的要求。同時(shí)，通過(guò)硬件和軟件冗余設(shè)計(jì)，保證了系統(tǒng)的可靠性。　　本文采用TMS320F2812 DSP實(shí)現(xiàn)了三個(gè)同構(gòu)的、具有多種實(shí)時(shí)信號(hào)處理和多個(gè)過(guò)程控制功能的嵌入
關(guān)鍵字： DSP CAN總線嵌入式分布式系統(tǒng)

基于Modelsim FLI接口的FPGA仿真技術(shù)

　　1、Modelsim 及 FLI接口介紹　　Modelsim是 Model Technology（Mentor Graphics的子公司）的 HDL 硬件描述語(yǔ)言仿真軟件，可以實(shí)現(xiàn) VHDL, Verilog，以及 VHDL-Verilog 混合設(shè)計(jì)的仿真。除此之外，Modelsim還能夠與 C 語(yǔ)言一起實(shí)現(xiàn)對(duì) HDL 設(shè)計(jì)文件的協(xié)同仿真。同時(shí)，相對(duì)于大多數(shù)的 HDL 仿真軟件來(lái)說(shuō)，Modelsim 在仿真速度上也有明顯優(yōu)勢(shì)。這些特點(diǎn)使 Modelsim 越來(lái)越受到 EDA設(shè)計(jì)者、尤其是 FPGA
關(guān)鍵字： FPGA 仿真 Modelsim FLI VHDL

設(shè)計(jì)技術(shù)問(wèn)答：FPGA設(shè)計(jì)的安全性考量

設(shè)計(jì)技術(shù)問(wèn)答：FPGA設(shè)計(jì)的安全性考量,本文以提問(wèn)的形式講述了FPGA設(shè)計(jì)安全性考量
關(guān)鍵字：設(shè)計(jì) 考量安全性問(wèn)答技術(shù) FPGA

用FPGA實(shí)現(xiàn)低成本實(shí)時(shí)深度感知

引言　　對(duì)于自主機(jī)器人導(dǎo)航和其它機(jī)器視覺(jué)應(yīng)用來(lái)說(shuō)，實(shí)時(shí)深度感知是很關(guān)鍵的。目前通過(guò)立體圖像來(lái)計(jì)算深度的算法計(jì)算量很大，例如差異測(cè)繪，要占用CPU大量的時(shí)間，或者需要用昂貴的器件進(jìn)行實(shí)時(shí)操作。　　針對(duì)立體攝像的深度感知，F(xiàn)PGA解決方案能使處理器的時(shí)間得到緩解，減少或除去器件的成本，例如MPU、DSP、激光器和昂貴的鏡頭。通過(guò)提供給機(jī)器人其環(huán)境中的差異測(cè)繪，F(xiàn)PGA使機(jī)器人中的CPU專(zhuān)注于重要的高層任務(wù)，例如建圖和定位。差異測(cè)繪　　加深度感知到機(jī)器人的常用技術(shù)是用兩個(gè)水平放置的
關(guān)鍵字：機(jī)器視覺(jué) FPGA 深度感知嵌入式 DSP 200806

基于CMOS圖像傳感器的嵌入式圖像采集與格式轉(zhuǎn)化

開(kāi)發(fā)了一種基于CMOS圖像傳感器的嵌入式圖像采集系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)了圖像有效采集傳輸?shù)墓δ?，將采集到的Bayer格式數(shù)據(jù)轉(zhuǎn)化為RGB格式，采用嵌入式系統(tǒng)有利集成化、小型化設(shè)計(jì)。
關(guān)鍵字： CMOS 圖像傳感器 DSP Bayer格式圖像采集 200806

一種新型高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

介紹了一種基于USB2.0接口的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)。該采集系統(tǒng)能夠?qū)⒗走_(dá)接收機(jī)送來(lái)的信號(hào)進(jìn)行高速的采集，然后通過(guò)USB接口，將采集到的數(shù)據(jù)送到計(jì)算機(jī)，經(jīng)由上層軟件對(duì)數(shù)據(jù)進(jìn)行處理分析。
關(guān)鍵字： USB2.0 FPGA 高速數(shù)據(jù)采集雷達(dá)接收機(jī) 200806

基于SOPC技術(shù)的醫(yī)用呼吸機(jī)主控系統(tǒng)設(shè)計(jì)

摘要：以Altera公司FPGA芯片為平臺(tái)，利用SOPC技術(shù)和Nios II處理器設(shè)計(jì)并實(shí)現(xiàn)了醫(yī)用呼吸機(jī)的主控系統(tǒng)。關(guān)鍵詞：呼吸機(jī)；SOPC；Nios II軟核處理器；壓力補(bǔ)償　　呼吸機(jī)是可以代替人的呼吸功能或輔助人的呼吸功能的儀器。它適用于呼吸衰竭、甚至停止呼吸的病人做人工呼吸之用。它能幫助病人糾正缺氧和排出二氧化碳，是挽救某些危重病人生命的重要工具。　　現(xiàn)有的呼吸機(jī)產(chǎn)品，其主控系統(tǒng)大多基于單片機(jī)來(lái)實(shí)現(xiàn)，對(duì)于功能強(qiáng)一些的產(chǎn)品就需要使用高端單片機(jī)，這樣使得系
關(guān)鍵字： SOPC Nios II FPGA 呼吸機(jī) 壓力補(bǔ)償 200806

基于USB接口和DSP的飛機(jī)防滑剎車(chē)測(cè)試系統(tǒng)設(shè)計(jì)

提出了以DSP為控制核心，采用USB通信設(shè)計(jì)的飛機(jī)防滑剎車(chē)測(cè)試系統(tǒng)。分析了飛機(jī)防滑剎車(chē)測(cè)試系統(tǒng)的組成，并介紹了測(cè)試系統(tǒng)主要硬件電路設(shè)計(jì)和系統(tǒng)上下位機(jī)軟件設(shè)計(jì)。
關(guān)鍵字：剎車(chē) 測(cè)試系統(tǒng) 設(shè)計(jì) 防滑飛機(jī) USB 接口 DSP 基于

異步DSP核心設(shè)計(jì):更低功耗,更高性能

目前，處理器性能的主要衡量指標(biāo)是時(shí)鐘頻率。絕大多數(shù)的集成電路 (IC) 設(shè)計(jì)都基于同步架構(gòu)，而同步架構(gòu)都采用全球一致的時(shí)鐘。這種架構(gòu)非常普及，許多人認(rèn)為它也是數(shù)字電路設(shè)計(jì)的唯一途徑。然而，有一種截然不同的設(shè)計(jì)技術(shù)即將走上前臺(tái)：異步設(shè)計(jì)。
這一新技術(shù)的主要推動(dòng)力來(lái)自硅技術(shù)的發(fā)展?fàn)顩r。隨著硅產(chǎn)品的結(jié)構(gòu)縮小到 90 納米以?xún)?nèi)，降低功耗就已成為首要事務(wù)。異步設(shè)計(jì)具有功耗低、電路更可靠等優(yōu)點(diǎn)，被看作是滿足這一需要的途徑。

異步技術(shù)由于諸多原因曾經(jīng)備受冷落，其中最重要的是缺乏標(biāo)準(zhǔn)化的
關(guān)鍵字：功耗高性能設(shè)計(jì) 核心 DSP 異步

基于DSP和模糊控制的尋線行走機(jī)器人設(shè)計(jì)與實(shí)現(xiàn)

　　在最近的機(jī)器人比賽和電子設(shè)計(jì)競(jìng)賽中，較多參賽題目要求機(jī)器人沿場(chǎng)地內(nèi)白色或黑色指引線行進(jìn)。一些研究人員提出了基于尋線的機(jī)器人設(shè)計(jì)策略，主要是關(guān)注指引線的檢測(cè)，但對(duì)于機(jī)器人的整體設(shè)計(jì)未做說(shuō)明。本文在總結(jié)此類(lèi)賽事的基礎(chǔ)上，提出了一種將DSP(Digital Signal Processor)和CPLD(Complex Programmable Logic Device)作為核心處理器，采用模糊控制策略處理來(lái)自檢測(cè)指引線傳感器信號(hào)的機(jī)器人行走機(jī)構(gòu)的通用性設(shè)計(jì)方法。　　1 車(chē)體機(jī)械設(shè)計(jì) 　　由于機(jī)器人比賽
關(guān)鍵字： DSP 模糊控制機(jī)器人傳感器單片機(jī)

FPGA+DSP實(shí)時(shí)三維圖像信息處理系統(tǒng)

　　三維圖像信息處理一直是圖像視頻處理領(lǐng)域的熱點(diǎn)和難點(diǎn)，目前國(guó)內(nèi)外成熟的三維信息處理系統(tǒng)不多，已有的系統(tǒng)主要依賴(lài)高性能通用PC完成圖像采集、預(yù)處理、重建、構(gòu)型等囊括底層和高層的處理工作。三維圖像處理數(shù)據(jù)量特別大、運(yùn)算復(fù)雜，單純依靠通用PC很難達(dá)到實(shí)時(shí)性要求，不能滿足現(xiàn)行高速三維圖像處理應(yīng)用。　　本系統(tǒng)中，采用FPGA實(shí)現(xiàn)底層的信號(hào)預(yù)處理算法，其處理數(shù)據(jù)量很大，處理速度高，但算法結(jié)構(gòu)相對(duì)比較簡(jiǎn)單，可同時(shí)兼顧速度和靈活性。高層處理算法數(shù)據(jù)量較少、算法結(jié)構(gòu)復(fù)雜，可采用運(yùn)算速度快、尋址方式靈活、通信機(jī)制強(qiáng)大的
關(guān)鍵字： FPGA DSP 三維圖像信息處理 EVIP PCI

EDGE手機(jī)基帶處理設(shè)計(jì)的幾種實(shí)現(xiàn)方法評(píng)估

在無(wú)線市場(chǎng)上，EDGE協(xié)議已迅速為業(yè)者所接受，EDGE手機(jī)設(shè)計(jì)中支持多時(shí)隙傳輸、多種調(diào)制解調(diào)器/語(yǔ)音編譯碼器是基...
關(guān)鍵字： EDGE系統(tǒng) 基帶 DSP 語(yǔ)音編碼器 GMSK 形狀因子算術(shù)邏輯單元信道質(zhì)量頻率誤差音頻電路

基于DSP Builder的14階FIR濾波器的設(shè)計(jì)

數(shù)字濾波器在數(shù)字信號(hào)處理的各種應(yīng)用中發(fā)揮著十分重要的作用，他是通過(guò)對(duì)采樣數(shù)據(jù)信號(hào)進(jìn)行數(shù)學(xué)運(yùn)算處理來(lái)達(dá)到頻域?yàn)V波的目的。數(shù)字濾波器既可以是有限長(zhǎng)單脈沖響應(yīng)(FIR)濾波器也可以是無(wú)限長(zhǎng)單脈沖響應(yīng)(IIR)濾波器。在維納濾波器理論發(fā)明的早期，人們使用IIR濾波器，但現(xiàn)在更多是使用FIR濾波器。本文按照Matlab／Simulink／DSP Builder／QuartusⅡ流程，設(shè)計(jì)一個(gè)FIR濾波器。Altera DSP Builder是連接Simulink和QuartusⅡ開(kāi)發(fā)軟件的DSP開(kāi)發(fā)工具。在DSP
關(guān)鍵字：濾波器設(shè)計(jì) FIR Builder DSP 基于

異步 DSP 核心設(shè)計(jì): 更低功耗，更高性能

這一新技術(shù)的主要推動(dòng)力來(lái)自硅技術(shù)的發(fā)展?fàn)顩r。隨著硅產(chǎn)品的結(jié)構(gòu)縮小到 90 納米以?xún)?nèi)，降低功耗就已成為首要事務(wù)。異步設(shè)計(jì)具有功耗低、電路更可靠等優(yōu)點(diǎn)，被看作是滿足這一需要的途徑。
關(guān)鍵字：功耗高性能設(shè)計(jì) 核心 DSP 異步