fpga+mpu+mcu 文章進(jìn)入fpga+mpu+mcu技術(shù)社區(qū)

個(gè)人總結(jié):嵌入式編程應(yīng)該注意的問(wèn)題

　　個(gè)人認(rèn)為，嵌入式編程最難的兩部分就是interrupt和MM(memory manage)，有些人可能感覺(jué)不到，那是因?yàn)樘鄶?shù)情況下芯片制造商都幫你寫(xiě)好了，但是如果你本身就在為芯片制造商工作，那你就必須自己會(huì)寫(xiě)配置文件了，這兩個(gè)東西之所以比較難是因?yàn)橐脜R編或類(lèi)C來(lái)寫(xiě)，屬于比較低層的東西，中斷有外部中斷和內(nèi)部中斷，外部中斷有兩種實(shí)現(xiàn)模式，硬件中斷模式和軟件中斷模式，相對(duì)來(lái)說(shuō)比較簡(jiǎn)單，屬于應(yīng)用層面的，相比之下，內(nèi)部中斷就要復(fù)雜得多，內(nèi)部中斷主要是發(fā)生重起，總線(xiàn)出錯(cuò)，溢出，校驗(yàn)出錯(cuò)等情況產(chǎn)生的，很多軟件
關(guān)鍵字：嵌入式編程 ADC MCU

基于FPGA的電力諧波檢測(cè)設(shè)計(jì)

　　基于FFT算法的電力系統(tǒng)諧波檢測(cè)裝置，大多采用DSP芯片設(shè)計(jì)。DSP芯片是采用哈佛結(jié)構(gòu)設(shè)計(jì)的一種CPU，運(yùn)算能力很強(qiáng)，速度很快;但是其順序執(zhí)行的模式限制了其進(jìn)行FFT運(yùn)算的速度。而現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(Field Programmable Gate Array, FPGA)在近年來(lái)獲得了突飛猛進(jìn)的發(fā)展，目前已成為實(shí)現(xiàn)數(shù)字系統(tǒng)的主流平臺(tái)之一。與DSP相比，F(xiàn)PGA最大的優(yōu)勢(shì)就是可以進(jìn)行并行計(jì)算。在進(jìn)行FFT 這類(lèi)并行運(yùn)算為主的算法時(shí)，采用FPGA的優(yōu)勢(shì)不言而喻。用FPGA實(shí)現(xiàn)FFT算法進(jìn)行諧波檢測(cè)成為
關(guān)鍵字： Xilinx FPGA DSP

基于CPLD的LED點(diǎn)陣顯示控制器

　　現(xiàn)場(chǎng)可編程器件(FPGA和CPLD)等ISP器件無(wú)須編程器，利用器件廠商提供的編程套件，采用自頂而下的模塊化設(shè)計(jì)方法，使用原理圖或硬件描述語(yǔ)言(VHDL)等方法來(lái)描述電路邏輯關(guān)系，可直接對(duì)安裝在目標(biāo)板上的器件編程。它易學(xué)、易用、簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，減小了系統(tǒng)規(guī)模，縮短設(shè)計(jì)周期，降低了生產(chǎn)設(shè)計(jì)成本，從而給電子產(chǎn)品的設(shè)計(jì)和生產(chǎn)帶來(lái)了革命性的變化。　　1、系統(tǒng)結(jié)構(gòu)及工作原理　　LED點(diǎn)陣顯示控制的傳統(tǒng)方式是采用單片機(jī)或系統(tǒng)機(jī)作為CPU來(lái)實(shí)現(xiàn)，當(dāng)系統(tǒng)顯示的信息比較多時(shí)，由于單片機(jī)的輸入/輸出端口(I/O)
關(guān)鍵字： CPLD LED FPGA

基于FPGA的LED點(diǎn)陣顯示字符設(shè)計(jì)

　　隨著社會(huì)的發(fā)展和信息時(shí)代對(duì)各類(lèi)信息快速發(fā)布的需要，許多政府部門(mén)和企事業(yè)單位從提高自身形象和信息規(guī)范化管理考慮，廣泛采用LED 電子顯示屏顯示產(chǎn)品，此類(lèi)多媒體顯示系統(tǒng)通過(guò)一定的控制方式，用于顯示文字、圖形、圖像、動(dòng)畫(huà)、股市行情等各種信息以及電視、錄像、DVD 等信號(hào)，是交通指揮引導(dǎo)、部隊(duì)作戰(zhàn)、電力部門(mén)、公共場(chǎng)所進(jìn)行企業(yè)形象宣傳、信息發(fā)布和精神文明建設(shè)的有效工具和良好窗口。　　采用現(xiàn)場(chǎng)可編程邏輯器件( FPGA) 作為控制器，選擇合適的器件，利用器件豐富的I/O 口、內(nèi)部邏輯和連線(xiàn)資源，
關(guān)鍵字： FPGA LED ALTERA

基于FPGA的LCD顯示遠(yuǎn)程更新的設(shè)計(jì)方案及原理圖

　　一設(shè)計(jì)概述　　1.1目標(biāo)領(lǐng)域和主要應(yīng)用　　如今，交通在現(xiàn)代人的生活中所占比重越來(lái)越重要。如何安全，高效的利用道路資源是每個(gè)人都要面對(duì)的問(wèn)題。現(xiàn)有車(chē)載GPS導(dǎo)航只能查看到道路走向信息，卻不能查看到道路上的各種突發(fā)情況，比如交通事故、堵車(chē)現(xiàn)象、交通臨時(shí)管制、禁止部分車(chē)輛通行、臨時(shí)禁止左右轉(zhuǎn)、道路維修、道路更改的情況。這時(shí)如果有能夠?qū)崟r(shí)更新并對(duì)外發(fā)布和顯示交通信息、道路狀況信息和設(shè)施狀況等，能起到減少堵塞程度，提高道路通行能力的作用。也間接提高了交通運(yùn)輸，人們出行的效率。　　該項(xiàng)目是基于FPG
關(guān)鍵字： FPGA LCD GPS

在MCU系統(tǒng)中如何利用ADC技術(shù)進(jìn)行數(shù)據(jù)采集

　　使用MCU的系統(tǒng)設(shè)計(jì)人員受益于摩爾定律，即通過(guò)更小封裝、更低成本獲得更多的豐富特性功能。嵌入式系統(tǒng)設(shè)計(jì)人員和MCU廠商關(guān)心數(shù)據(jù)采集系統(tǒng)的三個(gè)基本功能：捕獲、計(jì)算和通信。理解全部功能對(duì)設(shè)計(jì)大有幫助，本文將主要關(guān)注數(shù)據(jù)采集系統(tǒng)的捕獲階段。　　捕獲　　復(fù)雜的混合信號(hào)MCU必須能夠從模擬世界中捕獲某些有用信息，并且能夠把連續(xù)時(shí)間信號(hào)轉(zhuǎn)換成離散的數(shù)字形式。模數(shù)轉(zhuǎn)換器(ADC)是完成這項(xiàng)任務(wù)最重要的MCU外設(shè)，因此ADC的性能往往決定何種MCU適用于何種應(yīng)用。MCU也能夠通過(guò)各種串行或并行數(shù)字I/O接口捕
關(guān)鍵字： MCU ADC

基于fpga二維小波變換核的實(shí)時(shí)可重構(gòu)電路

　　項(xiàng)目背景及可行性分析　　2.1 項(xiàng)目名稱(chēng)及摘要：　　基于fpga二維小波變換核的實(shí)時(shí)可重構(gòu)電路　　現(xiàn)場(chǎng)可編程門(mén)陣列為可進(jìn)化設(shè)計(jì)提供了一個(gè)理想的模板。FPGAs 提供了一個(gè)硬件環(huán)境，這個(gè)環(huán)境可將邏輯物理實(shí)現(xiàn)和布線(xiàn)資源按照為了特定功能所配置的比特流而重新組織構(gòu)建起來(lái)。 RTR設(shè)計(jì)工具繞過(guò)傳統(tǒng)的fpga綜合以及比特流生成過(guò)程使可進(jìn)化設(shè)計(jì)成為可能. JBits工具套裝就為在Xilinx 的Virtex系列和4000系列設(shè)備上進(jìn)行RTR設(shè)計(jì)提供了一個(gè)設(shè)計(jì)環(huán)境。　　這個(gè)項(xiàng)目旨在利用J
關(guān)鍵字： fpga 小波變換 IP核

FPGA研發(fā)之道（25）-管腳

　　管腳是FPGA重要的資源之一，F(xiàn)PGA的管腳分別包括，電源管腳，普通I/O，配置管腳，時(shí)鐘專(zhuān)用輸入管腳GCLK等。　　(1)電源管腳：　　通常來(lái)說(shuō)： FPGA內(nèi)部的電壓包括內(nèi)核電壓和I/O電壓。　　1.內(nèi)核電壓：即FPGA內(nèi)部邏輯的供電。通常會(huì)較I/O電壓較低，隨著FPGA的工藝的進(jìn)度，F(xiàn)PGA的內(nèi)核電壓逐漸下降，這也是降低功耗的大勢(shì)所趨。　　2.I/O電壓 (Bank的參考電壓)。每個(gè)BANK都會(huì)有獨(dú)立的I/O電壓輸入。也就是每個(gè)BANK的參考電壓設(shè)定后，本BANK上所有I/O的電平
關(guān)鍵字： FPGA GCLK

FPGA研發(fā)之道（24）-控制（下）

　　首先依次回答上篇提出的幾個(gè)問(wèn)題：　　第一個(gè)問(wèn)題：如何避免狀態(tài)機(jī)產(chǎn)生lacth 示例如下，通過(guò)在always(*)語(yǔ)句塊中，添加默認(rèn)賦值，ns_state = cs_state; 　　always@(*) 　　ns_state = cs_state; 　　case(cs_state) 　　idle : 　　if(start) 　　ns_state = op1_state; 　　op0_state : 　　if(op0_over) 　　ns_state = op1_state; 　
關(guān)鍵字： FPGA 狀態(tài)機(jī)

非對(duì)稱(chēng)雙核心MCU助陣　Sensor Hub功耗銳減

　　以非對(duì)稱(chēng)雙核心架構(gòu)打造的微控制器(MCU)將使感測(cè)器中樞(Sensor Hub)功耗銳減。部分MCU業(yè)者正積極開(kāi)發(fā)以非對(duì)稱(chēng)核心為架構(gòu)的產(chǎn)品形式，以讓Sensor Hub可基于各種任務(wù)配置不同核心的工作模式;其中，恩智浦(NXP)已于日前正式發(fā)布新一代Cortex-M0+/Cortex-M4F雙核心MCU，使Sensor Hub可透過(guò)不同的運(yùn)算核心完成感測(cè)器資訊接收、讀取、處理等任務(wù)，進(jìn)而提高運(yùn)算效率及降低功耗。　　恩智浦微控制器產(chǎn)品線(xiàn)多重市場(chǎng)經(jīng)理Ross Bannatyne表示，非對(duì)稱(chēng)雙核心架構(gòu)能
關(guān)鍵字： MCU Sensor Hub

物聯(lián)網(wǎng)時(shí)代的MCU商機(jī)與發(fā)展趨勢(shì)

　　MCU(MicroControllerUnit)中文名微控制單元，又稱(chēng)單片微型計(jì)算機(jī)，是指隨著大規(guī)模集成電路的出現(xiàn)及其發(fā)展，將計(jì)算機(jī)的CPU、RAM、ROM、定時(shí)數(shù)器和多種I/O接口集成在一片芯片上，形成芯片級(jí)的計(jì)算機(jī)，為不同的應(yīng)用場(chǎng)合做不同組合控制。　　隨著行動(dòng)通訊與嵌入式裝置的流行，強(qiáng)調(diào)高效能、低耗電的應(yīng)用處理器紛紛進(jìn)駐各種3C消費(fèi)電子與可攜式智慧產(chǎn)品，而功能簡(jiǎn)便且超低功耗的MCU，以更簡(jiǎn)易的硬體架構(gòu)與超低成本，應(yīng)用在各種不同的領(lǐng)域，包括：穿戴式裝置、家電、車(chē)用電子、遙控器、場(chǎng)域監(jiān)控、工控、無(wú)
關(guān)鍵字：物聯(lián)網(wǎng) MCU SOC

ARM核心板之—電平轉(zhuǎn)換電路（上）

　　電子工程師在電路設(shè)計(jì)過(guò)程中，經(jīng)常會(huì)碰到處理器MCU的I/O電平與模塊的I/O電平不相同的問(wèn)題，為了保證兩者的正常通信，需要進(jìn)行電平轉(zhuǎn)換。以下，我們將針對(duì)電平轉(zhuǎn)換電路做出詳細(xì)的分析。　　對(duì)于多數(shù)MCU，其引腳基本上是CMOS結(jié)構(gòu)，因此輸入電壓范圍是：高電平不低于0.7VCC，低電平不高于0.3VCC。　　但在介紹電平轉(zhuǎn)換電路之前，我們需要先來(lái)了解以下幾點(diǎn)：　　⒈ 解決電平轉(zhuǎn)換問(wèn)題，最根本的就是要解決電平的兼容問(wèn)題，而電平兼容原則有兩條：①VOH>VIH②VOL 　　
關(guān)鍵字： ARM CMOS MCU

2014年德州儀器全國(guó)大學(xué)教育者年會(huì)在上海召開(kāi)

　　2014年德州儀器(TI)全國(guó)大學(xué)教育者年會(huì)于11月28日至29日在上海召開(kāi)。來(lái)自 TI 的中國(guó)大學(xué)計(jì)劃總監(jiān)沈潔女士以及 TI 模擬和嵌入式技術(shù)領(lǐng)域的專(zhuān)家們與來(lái)自國(guó)內(nèi)50余所高校的120名電子工程學(xué)科教師們就如何促進(jìn)高性能模擬技術(shù)和嵌入式技術(shù)的教學(xué)改革和創(chuàng)新人才培養(yǎng)進(jìn)行交流和分享，并就就未來(lái)電子工程教育和研究方向、高等教育與產(chǎn)業(yè)如何結(jié)合、以及當(dāng)前電子產(chǎn)業(yè)熱點(diǎn)，如本土 IC 產(chǎn)業(yè)發(fā)展，及物聯(lián)網(wǎng)等話(huà)題展開(kāi)了分享和探討。　　TI 全國(guó)大學(xué)教育者年會(huì)是一個(gè)教育者針對(duì)模擬及嵌入式技術(shù)教育方面進(jìn)行技術(shù)交流和分
關(guān)鍵字：德州儀器 DSP MCU

FPGA研發(fā)之道(23)-控制（上）

　　本質(zhì)上說(shuō)，F(xiàn)PGA的模塊設(shè)計(jì)就是將輸入轉(zhuǎn)化成想要得到的輸出結(jié)果。而除了某些簡(jiǎn)單模塊，即在當(dāng)拍內(nèi)完成，即將輸入進(jìn)行邏輯操作后，再輸出。(如簡(jiǎn)單加法器等)。其余大部分的設(shè)計(jì)需要通過(guò)時(shí)序邏輯和組合邏輯混合實(shí)現(xiàn)，時(shí)序邏輯帶來(lái)就是延遲起效的問(wèn)題，舉例說(shuō)，如實(shí)現(xiàn)某個(gè)信號(hào)(start)起效后，接下來(lái)五個(gè)周期需要分別進(jìn)行五種操作，分別是op0,op1,op2,op3,op4 等等。如何進(jìn)行控制，這就是每個(gè)工程師要面對(duì)的問(wèn)題。　　對(duì)于簡(jiǎn)單控制，分別可以采用計(jì)數(shù)和移位寄存器的方式來(lái)解決問(wèn)題。而對(duì)于較為復(fù)雜的控制，則需
關(guān)鍵字： FPGA 狀態(tài)機(jī) 計(jì)數(shù)器

FPGA研發(fā)之道(22)-交換矩陣

　　如果在FPGA設(shè)計(jì)中，需要多端口，大數(shù)據(jù)量的交換，那么交換矩陣則是一個(gè)不錯(cuò)的實(shí)現(xiàn)方案。交換矩陣使用的目的主要有幾個(gè)，一，靈活的端口轉(zhuǎn)發(fā)。通過(guò)交換矩陣靈活實(shí)現(xiàn)數(shù)據(jù)流的靈活交換，減少外部負(fù)責(zé)控制。二，高效的轉(zhuǎn)發(fā)效率，交換矩陣能夠?qū)崿F(xiàn)通常單一總線(xiàn)不能達(dá)到的轉(zhuǎn)發(fā)效率，滿(mǎn)足高吞吐量的系統(tǒng)的需要。三，系統(tǒng)設(shè)計(jì)以交換矩陣為中心，便于IP集成和模塊復(fù)用。　　交換矩陣的實(shí)現(xiàn)方案較為復(fù)雜，最早的交換沿襲了共享總線(xiàn)式的架構(gòu)，因此對(duì)于某個(gè)端口需要傳輸，則其他端口只能阻塞，等待總線(xiàn)空閑后再進(jìn)行傳輸。而交換矩陣則是一個(gè)全互
關(guān)鍵字： FPGA 交換矩陣