<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga+mpu+mcu

          基于FPGA實(shí)現(xiàn)的SCI接口電路IP核的設(shè)計(jì)

          • 隨著超大規(guī)模集成電路(VeryLargeScaleIntegrationVLSI)工藝技術(shù)的發(fā)展,芯片的規(guī)模越來越大,集成規(guī)模...
          • 關(guān)鍵字: FPGA  IP核  SCI接口電路  VLSI  

          基于FPGA的65nm芯片的設(shè)計(jì)方案

          • 基于FPGA的65nm芯片的設(shè)計(jì)方案,  隨著工藝技術(shù)向65nm以及更小尺寸的邁進(jìn),出現(xiàn)了兩類關(guān)鍵的開發(fā)問題:待機(jī)功耗和開發(fā)成本。這兩個(gè)問題在每一新的工藝節(jié)點(diǎn)上都非常突出,現(xiàn)在已經(jīng)成為設(shè)計(jì)團(tuán)隊(duì)面臨的主要問題。在設(shè)計(jì)方法上從專用集成電路(ASIC)和
          • 關(guān)鍵字: 設(shè)計(jì)  方案  芯片  65nm  FPGA  基于  

          FPGA架構(gòu)的功耗及影響功耗的用戶選擇方案

          • FPGA架構(gòu)的功耗及影響功耗的用戶選擇方案,  本文將介紹FPGA的功耗、流行的低功耗功能件以及影響功耗的用戶選擇方案,并探討近期的低功耗研究,以洞察高功率效率FPGA的未來趨勢(shì)。  功耗的組成部分  FPGA的功耗由兩部分組成:動(dòng)態(tài)功耗和靜態(tài)功耗。信號(hào)給
          • 關(guān)鍵字: 功耗  選擇  方案  用戶  影響  架構(gòu)  FPGA  

          基于VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計(jì)及FPGA仿真

          • 基于VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計(jì)及FPGA仿真,  針對(duì)目前國(guó)內(nèi)SDH系統(tǒng)中還沒有一個(gè)專門的E1分接復(fù)用芯征,本文介紹一種用高級(jí)硬件描述語(yǔ)言VHDL及狀態(tài)轉(zhuǎn)移圖完成該發(fā)接復(fù)用器的設(shè)計(jì)的新型設(shè)計(jì)方法及其FPGA實(shí)現(xiàn)。并給出了用Xilinx FoundaTIon tools EDA軟件設(shè)計(jì)的
          • 關(guān)鍵字: 設(shè)計(jì)  FPGA  仿真  系統(tǒng)  SDH  VHDL  復(fù)用器  基于  

          用FPGA+DSP實(shí)現(xiàn)HDLC(高級(jí)數(shù)據(jù)鏈路控制)功能

          • 用FPGA+DSP實(shí)現(xiàn)HDLC(高級(jí)數(shù)據(jù)鏈路控制)功能,  引言  HDLC的ASIC芯片使用簡(jiǎn)易,功能針對(duì)性強(qiáng),性能可靠,適合應(yīng)用于特定用途的大批量產(chǎn)品中。但由于HDLC標(biāo)準(zhǔn)的文本較多,ASIC芯片出于專用性的目的難以通用于不同版本,缺乏應(yīng)用靈活性。有的芯片公司還有自己
          • 關(guān)鍵字: 鏈路  控制  功能  數(shù)據(jù)  高級(jí)  DSP  實(shí)現(xiàn)  HDLC  FPGA  

          基于FPGA的圖像調(diào)焦系統(tǒng)研究

          • 摘要:采用基于圖像技術(shù)的自動(dòng)調(diào)焦方法,根據(jù)圖像分析出圖形的質(zhì)量,完成圖像預(yù)處理、清晰度判別,獲得當(dāng)前的成像狀況。通過控制電機(jī),完成調(diào)焦操作。其中核心技術(shù)是分析圖像質(zhì)量評(píng)價(jià)函數(shù)。針對(duì)調(diào)焦算法計(jì)算量大、計(jì)
          • 關(guān)鍵字: FPGA  圖像調(diào)焦  系統(tǒng)研究    

          飛思卡爾S12P:用8位的價(jià)格做16位MCU

          •   作為嵌入式半導(dǎo)體行業(yè)的構(gòu)想者和架構(gòu)師,飛思卡爾一直致力并推動(dòng)創(chuàng)新科技發(fā)展。8月24日,將舉辦一年一度的盛會(huì)——飛思卡爾技術(shù)論壇(FTF),屆時(shí)大會(huì)將設(shè)置多場(chǎng)專題研討會(huì),就汽車信息娛樂市場(chǎng)、汽車新能源等未來發(fā)展趨勢(shì)進(jìn)行深入討論。   在汽車電子領(lǐng)域,對(duì)于MCU性能的要求高于其他拭擦很難過,但是16位,32位MCU還是在逐漸取代8位MCU市場(chǎng)份額。作為汽車電子領(lǐng)域的領(lǐng)軍企業(yè),近年來,飛思卡爾也在積極的拓展MCU產(chǎn)品鏈路,并不斷改進(jìn)它們的性能。S12P就是其中典型的一款。S12P是
          • 關(guān)鍵字: 飛思卡爾  MCU  S12P  

          一種基于CPLD的聲發(fā)射信號(hào)傳輸系統(tǒng)設(shè)計(jì)

          • 聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物,是目前聲發(fā)射技術(shù)的發(fā)展趨勢(shì)。它將高靈敏度聲發(fā)射傳...
          • 關(guān)鍵字: CPLD  FPGA  信號(hào)傳輸  聲發(fā)射  

          基于LatticeXP2設(shè)計(jì)的FPGA標(biāo)準(zhǔn)評(píng)估技術(shù)

          • 基于LatticeXP2設(shè)計(jì)的FPGA標(biāo)準(zhǔn)評(píng)估技術(shù),LatticeXP2器件包括基于查找表(LUT)的 FPGA以及非易失閃存單元(flexiFLASH)。LatticeXP2系列器件的LUT從5K到40K,分布是RAM從10K到83Kb,EBR SRAM從166Kb到885Kb,EBR SRAM區(qū)塊從9到48個(gè),sysDSP從3個(gè)到8個(gè),18x
          • 關(guān)鍵字: 評(píng)估  技術(shù)  標(biāo)準(zhǔn)  FPGA  LatticeXP2  設(shè)計(jì)  基于  

          基于FPGA的彩色圖像增強(qiáng)系統(tǒng)

          • 提高顯示器的視覺效果,提出增強(qiáng)比度擴(kuò)展和色飽和度兩種算法,來對(duì)彩色圖像進(jìn)行增強(qiáng)處理,為滿足視頻信號(hào)的實(shí)時(shí)性要求,應(yīng)用FPGA構(gòu)造高速圖像處理系統(tǒng)。實(shí)驗(yàn)結(jié)果表明,本方法能提高圖像的層次感,增強(qiáng)色彩飽和度,達(dá)到顯著提升視覺感受的效果。
          • 關(guān)鍵字: FPGA  彩色  圖像增強(qiáng)  系統(tǒng)    

          基于PIC24F16KA102 XLP設(shè)計(jì)的16位MCU開發(fā)技術(shù)

          • PIC24F16KA102是極低16位MCU,采用改進(jìn)型哈佛架構(gòu),32MHz時(shí)高達(dá)16MIPS,帶4x PLL選擇和多個(gè)除法選擇的8MHz振蕩器,17位x17位單周期硬件乘法器,32位x16位硬件除法器,16位x16位工作寄存器陣列,C編譯器,運(yùn)行模式的功
          • 關(guān)鍵字: MCU  開發(fā)技術(shù)  16位  設(shè)計(jì)  PIC24F16KA102  XLP  基于  

          基于雙DSP的雷場(chǎng)偵察圖像實(shí)時(shí)壓縮存儲(chǔ)方法

          • 1引言以直升機(jī)(有人機(jī)或無人機(jī))為平臺(tái),利用可見光成像和紅外成像傳感器技術(shù),可以晝夜進(jìn)行遠(yuǎn)距離、...
          • 關(guān)鍵字: FPGA  DSP  實(shí)時(shí)壓縮  

          基于混合信號(hào)FPGA的功率管理解決方案

          • 基于混合信號(hào)FPGA的功率管理解決方案,  概述   Actel Fusionreg; 混合信號(hào)FPGA能夠?qū)崿F(xiàn)功率管理,包括上電順序、運(yùn)行時(shí)間功率監(jiān)控,以及關(guān)機(jī)控制。此外,愛特公司提供的混合信號(hào)功率管理工具(Mixed-Signal Power Manager, MPM)參考設(shè)計(jì),更可在如AF
          • 關(guān)鍵字: 管理  解決方案  功率  FPGA  混合  信號(hào)  基于  

          基于FPGA和VHDL語(yǔ)言的多按鍵狀態(tài)識(shí)別系統(tǒng)

          • 基于FPGA和VHDL語(yǔ)言的多按鍵狀態(tài)識(shí)別系統(tǒng), 這里提出一種利用FPGA的I/0端口數(shù)多和可編程的特點(diǎn),采用VHDL語(yǔ)言的多按鍵狀態(tài)識(shí)別系統(tǒng),實(shí)現(xiàn)識(shí)別60個(gè)按鍵自由操作,并簡(jiǎn)化MCU的控制信號(hào)?! ? 系統(tǒng)設(shè)計(jì)方案  FPGA是一種可編程邏輯器件,它具有良好性能、極高
          • 關(guān)鍵字: 狀態(tài)  識(shí)別  系統(tǒng)  按鍵  語(yǔ)言  FPGA  VHDL  基于  
          共9989條 496/666 |‹ « 494 495 496 497 498 499 500 501 502 503 » ›|

          fpga+mpu+mcu介紹

          您好,目前還沒有人創(chuàng)建詞條fpga+mpu+mcu!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+mpu+mcu的理解,并與今后在此搜索fpga+mpu+mcu的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();