<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga+mpu+mcu

          一種基于FPGA的語音密碼鎖設計(06-100)

          •   引言   電子密碼鎖系統(tǒng)主要由電子鎖體、電子密匙等部分組成,一把電子密匙里能存放多組開鎖密碼,用戶在使用過程中能夠隨時修改開鎖密碼,更新或配制鑰匙里開鎖密碼。一把電子鎖可配制多把鑰匙。語音方面的廣泛應用,使得具有語音播放的電子密碼鎖使用起來更加方便。語音密碼鎖的體積小、保密性能好、使用方便,是用在保險箱、電話或是房門上不可少的部分。   本文介紹的基于FPGA的語音密碼鎖電路具有顯示接口,顯示時可以是明文也可以是密文星號。由于FPGA具有ISP功能,當用戶需要更改時,如增加口令位數(shù)和更改口令權限管
          • 關鍵字: Altera  FPGA  語音密碼鎖  

          采用FPGA實現(xiàn)廣播視頻基礎設施(06-100)

          •   高清晰電視(HDTV)視頻內(nèi)容制作以及這些內(nèi)容在帶寬受限廣播通道中的傳送技術得到了迅速發(fā)展,推動了新的視頻壓縮標準和相關圖像處理應用的進展。   視頻和圖像處理發(fā)展趨勢   與視頻和圖像處理相關的HDTV和數(shù)字影院等創(chuàng)新技術的發(fā)展非常迅速,其推動力量在于圖像采集和顯示分辨率、高級壓縮方法以及視頻智能的跨越式進步。廣播設備的分辨率在過去幾年中有了明顯的提高(HDTV—1920×1080象素和數(shù)字影院—4096×1714象素)。   高級壓縮方
          • 關鍵字: Altera  FPGA  HDTV  

          為高性能處理和高速串行I/O設計提供終極系統(tǒng)集成平臺Xilinx隆重推出Virtex-5 FXT FPGA

          •   2008年4月3日,北京-全球可編程邏輯解決方案領導廠商賽靈思公司( Xilinx, Inc. (NASDAQ: XLNX) )今天宣布推出Virtex?-5 FXT 器件。這些FPGA器件在業(yè)界率先集成了嵌入式PowerPC? 440處理器模塊、高速RocketIO? GTX收發(fā)器和專用XtremeDSP? 處理能力。作為65nm Virtex-5系列的第四款平臺,Virtex-5 FXT提供了極高的性能,還可幫助設計人員降低系統(tǒng)成本、縮小板尺寸并減少元件數(shù)量
          • 關鍵字: 可編程邏輯  賽靈思  FPGA  

          基于CAN總線通訊的電磁兼容性能分析與設計

          OFDM信道調制解調的仿真及其FPGA設計(06-100)

          •   OFDM(正交頻分復用)是一種高效的多載波調制技術,其最大的特點是傳輸速率高,具有很強的抗碼間干擾和信道選擇性衰落能力。OFDM最初用于高速MODEM、數(shù)字移動通信和無線調頻信道上的寬帶數(shù)據(jù)傳輸,隨著IEEE802.11a協(xié)議、BRAN(Broadband Radio Access Network)和多媒體的發(fā)展,數(shù)字音頻廣播(DAB)、地面數(shù)字視頻廣播((DVB-T)和高清晰度電視((HDTV)都應用了OFDM技術。   OFDM利用離散傅立葉反變換/離散傅立葉變換(IDFT/DFT)代替多載波調
          • 關鍵字: OFDM  FPGA  

          數(shù)字化全雙工語音會議電路(06-100)

          •   語音會議和全雙工語音會議   “語音會議”常被稱為“電話會議”,但電話會議只是語音會議的形式之一。實際上,語音會議的用戶終端并不限于電話機,也可以是調度機、會議機、指揮機等各種通信設備的語音終端;語音會議的通信網(wǎng)絡也并不限于普通的二線制PSTN電話網(wǎng)絡,還可以是四線制的語音網(wǎng)絡、專用的無線通信網(wǎng)絡或者有線/無線結合的綜合通信網(wǎng)絡。   在語音會議中,每個與會者都可以收聽會議,但不一定能夠發(fā)言。如果與會者要通過申請才能發(fā)言,那么習慣上稱其為&ldquo
          • 關鍵字: Altera  FPGA  Cyclone  

          Microchip擴展高性價比PIC24F單片機系列

          •   全球領先的單片機和模擬半導體供應商——Microchip Technology Inc.(美國微芯科技公司)今天宣布擴展其高性價比PIC24F 16位單片機(MCU)系列,新增9款全球功率最低(2.6 µA待機電流)的大內(nèi)存(高達256 KB 閃存及16 KB RAM內(nèi)存)16位單片機。該系列是全球首個具有集成充電時間測量單元(CTMU)外設的16位單片機系列,配合免版稅的mTouch傳感解決方案軟件開發(fā)工具包,可讓設計人員無需任何外部組件即可輕松增設電容觸摸傳感用
          • 關鍵字: 單片機  Microchip  MCU  

          Xilinx推出Virtex-5 FXT FPGA

          • 2008年4月3日,北京-全球可編程邏輯解決方案領導廠商賽靈思公司( Xilinx, Inc. (NASDAQ: XLNX) )今天宣布推出Virtex?-5 FXT 器件。這些FPGA器件在業(yè)界率先集成了嵌入式PowerPC? 440處理器模塊、高速RocketIO? GTX收發(fā)器和專用XtremeDSP? 處理能力。作為65nm Virtex-5系列的第四款平臺,Virtex-5 FXT提供了極高的性能,還可幫助設計人員降低系統(tǒng)成本、縮小板尺寸并減少元件數(shù)量。在
          • 關鍵字: Xilinx FPGA  

          FPGA在高速互連中的應用

          •   在技術發(fā)展的進程中,某些出現(xiàn)的里程碑式技術甚至引起了發(fā)展方向的全盤改變。最初常用的并行打印機端口現(xiàn)在幾乎已經(jīng)絕跡了。系統(tǒng)結構以8/16/32位并行總線的方式實現(xiàn)硅器件和存儲器之間的互連。傳統(tǒng)的系統(tǒng)背板會定義寬度達64位的并線總線。由于用戶對更高保真度多媒體體驗的需求不斷提升,導致數(shù)據(jù)率不斷提高,系統(tǒng)數(shù)據(jù)吞吐量的要求呈現(xiàn)幾何級數(shù)的增長。不過,增加并行總線的寬度和時鐘的頻率并不是長期可行的解決方案,因為這種方法本身已經(jīng)達到了某些技術死角,主要會碰到的問題包括PCB的空間限制、信號噪聲、信號完整性和避免信號
          • 關鍵字: FPGA  

          賽靈思正式發(fā)布Virtex-5 FXT FPGA

          • 65nm Virtex-5系列FPGA第四款平臺集成了PowerPC 440處理器模塊、 GTX高速收發(fā)器,以及超過190 GMACs的DSP性能
          • 關鍵字: Virtex-5 FXT FPGA 賽靈思 65納米  

          2007年富士通微電子杯8FX系列MCU競賽結果揭曉

          • 上海,2008年4月1日—富士通微電子(上海)有限公司今日宣布,第二屆富士通微電子杯8FX系列MCU設計大賽歷時一年,比賽最終結果于3月28日在上海舉辦的頒獎典禮上揭曉。 經(jīng)過評審團的仔細評審,大陸賽區(qū)有6支隊伍分別獲得前三等獎,8支隊伍獲得優(yōu)勝獎。臺灣賽區(qū)共篩選出冠、亞、季軍六支隊伍,以及優(yōu)勝獎7支隊伍。大陸及臺灣的獲獎選手和優(yōu)秀指導老師代表,在上海參加頒獎典禮,并獲得主辦單位頒發(fā)的高額獎金及獎杯。對于,在頒獎典禮現(xiàn)場展示的作品,各界前來參加頒獎典禮的人士,均表現(xiàn)出極高的肯定。此次競賽
          • 關鍵字: 富士通 MCU 競賽   

          撥開迷霧:FPGA用做數(shù)字信號處理應用?

          •   在2004年加入賽靈思公司之前,與大多數(shù)人的觀點一樣,我也認為FPGA“非常適用于原型設計,但對于批量DSP系統(tǒng)應用來說,成本太高,功耗太大。”,我原來一直認為,F(xiàn)PGA在成本和功效方面無法滿足今天采用DSP系統(tǒng)架構完成的那些設計的預算要求。然而,沒過多久,我源于“DSP視角”的看法就被大大地并且不可逆轉地改變了。   今天針對DSP優(yōu)化的高性能FPGA已經(jīng)在DSP領域扮演著重要的角色。DSP領域的設計工程師逐漸發(fā)現(xiàn)他們所處的環(huán)境變化十分迅速,標準快速
          • 關鍵字: FPGA 數(shù)字信號處理   

          消除現(xiàn)實世界中超低功耗嵌入式設計的隱患(06-100)

          •   目前,工程師的任務之一是開發(fā)基于低成本微控制器(MCU)的超低功耗嵌入式應用,此類應用通常要求用一顆電池維持數(shù)年的工作。在從家用自動調溫器到個人醫(yī)療設備等此類超低功耗應用中,設計人員必須仔細考慮每一微安電流。本文主要探究功耗去向以及如何消除往往在項目的最后時刻才會顯露的隱患。   在典型的基于超低功耗MCU的應用中,有效占空比極低。在下,絕大多數(shù)時間處于待機模式下,只保持實時時鐘功能。此類例子包括數(shù)秒鐘才測一次溫度的電子自動調溫器以及一天只啟動幾次且每次運行不超過 1 分鐘的便攜式血糖監(jiān)測儀。但是一
          • 關鍵字: TI  嵌入式  MCU  

          Xilinx推出整體設計工具套件-ISE10.1突破性提升設計生產(chǎn)力、性能和功耗

          •   2008年3月25日,北京 ——全球可編程解決方案領導廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX)今天宣布推出其ISE® Design Suite10.1版。這一統(tǒng)一的整體解決方案為FPGA邏輯、嵌入式和DSP設計人員提供了賽靈思的整個設計工具產(chǎn)品線,其中的設計工具具有完全的互操作能力。ISE Design Suite 10.1版以平均運行速度快兩倍的特性極大地加快了設計實施速度。因此設計人員可以在一天時間里完成多次反復設計。今天的發(fā)布另外一個重
          • 關鍵字: DSP  嵌入式  FPGA  

          瑞薩全球最大的MCU后工序新工廠北京奠基

          •   3月25日,株式會社瑞薩科技(本部:東京都千代田區(qū)、董事長&CEO:伊藤 達、以下稱瑞薩)宣布,為進一步提高生產(chǎn)能力,瑞薩決定再次投資約40億日元,用于中國北京的半導體后工序工廠瑞薩半導體(北京)有限公司(英文名:Renesas Semiconductor (Beijing) Co.,Ltd.以下稱RSB)建設新廠房,并將于3月26日在RSB舉行隆重的新廠房開工奠基儀式。   瑞薩宣布將擴大核心事業(yè)MCU的生產(chǎn),將現(xiàn)在的世界市場占有率約25%提升至30%,進一步穩(wěn)固世界No.1的地位。其中最重要的一
          • 關鍵字: 瑞薩  MCU  
          共9989條 612/666 |‹ « 610 611 612 613 614 615 616 617 618 619 » ›|

          fpga+mpu+mcu介紹

          您好,目前還沒有人創(chuàng)建詞條fpga+mpu+mcu!
          歡迎您創(chuàng)建該詞條,闡述對fpga+mpu+mcu的理解,并與今后在此搜索fpga+mpu+mcu的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();