fpga+mpu+mcu 文章進(jìn)入fpga+mpu+mcu技術(shù)社區(qū)

基于AVR和FPGA高精度數(shù)字式移相發(fā)生器的設(shè)計(jì)

　　1 引言　　移相信號(hào)發(fā)生器屬于信號(hào)源的一個(gè)重要組成部分，但傳統(tǒng)的模擬移相有許多不足，如移相輸出波形易受輸入波形的影響，移相角度與負(fù)載的大小和性質(zhì)有關(guān)，移相精度不高，分辨率較低等。而且，傳統(tǒng)的模擬移相不能實(shí)現(xiàn)任意波形的移相，這主要是因?yàn)閭鹘y(tǒng)的模擬移相由移相電路的幅相特性所決定，對(duì)于方波、三角波、鋸齒波等非正弦信號(hào)各次諧波的相移、幅值衰減不一致，從而導(dǎo)致輸出波形發(fā)生畸變。目前利用DDS技術(shù)產(chǎn)生信號(hào)源的方法得到了廣泛的應(yīng)用，但是專用DDS芯片由于采用特定的集成工藝，內(nèi)部數(shù)字信號(hào)抖動(dòng)很小，不可以輸出高質(zhì)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) AVR FPGA 發(fā)生器 MCU和嵌入式微處理器

多時(shí)鐘域數(shù)據(jù)傳遞的FPGA實(shí)現(xiàn)

　　隨著EDA技術(shù)的發(fā)展，由于其在電子系統(tǒng)設(shè)計(jì)領(lǐng)域中的明顯優(yōu)勢(shì)，F(xiàn)PGA已經(jīng)在許多方面得到了廣泛應(yīng)用，特別是在無(wú)線通信領(lǐng)域，F(xiàn)PGA以其極強(qiáng)的實(shí)時(shí)性，指令軟件編程的極大靈活性贏得了巨大的市場(chǎng)。本文采用FPGA來(lái)設(shè)計(jì)一款廣泛應(yīng)用于計(jì)算機(jī)、Modem、數(shù)據(jù)終端以及許多其他數(shù)字設(shè)備之間的數(shù)據(jù)傳輸?shù)膶Ｓ卯惒讲⑿型ㄐ沤涌谛酒瑢?shí)現(xiàn)了某一時(shí)鐘域(如66 MHz)的8位并行數(shù)據(jù)到另一低時(shí)鐘域(如40 MHz)16位并行數(shù)據(jù)的異步轉(zhuǎn)換，并且客戶可以根據(jù)自己的要求進(jìn)行數(shù)據(jù)定義。完成數(shù)據(jù)在不同時(shí)鐘域間的正確傳遞的同時(shí)防止亞穩(wěn)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 數(shù)字電路觸發(fā)器 MCU和嵌入式微處理器數(shù)據(jù)采集

Altera發(fā)售全線65nm Cyclone III FPGA

　　Altera宣布低功耗、低成本Cyclone III系列65-nm FPGA所有8個(gè)型號(hào)的產(chǎn)品級(jí)芯片實(shí)現(xiàn)量產(chǎn)。自從2007年3月推出以來(lái)，Cyclone III系列產(chǎn)品已迅速應(yīng)用于無(wú)線、軍事、顯示、汽車和工業(yè)市場(chǎng)的大量客戶系統(tǒng)中。　　Altera公司低成本產(chǎn)品營(yíng)銷總監(jiān)Luanne Schirrmeister評(píng)論說(shuō)：“作為業(yè)界首款也是唯一一款65-nm低成本FPGA系列，Cyclone III器件在數(shù)字系統(tǒng)設(shè)計(jì)中前所未有地同時(shí)實(shí)現(xiàn)了高密度、低功耗和低成本。而當(dāng)今FPGA設(shè)計(jì)人員需要的是經(jīng)過(guò)硬件測(cè)試的
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Altera FPGA Cyclone III MCU和嵌入式微處理器

高密度IC設(shè)計(jì)中面臨的ASIC與FPGA的抉擇

　　在過(guò)去10年間，全世界的設(shè)計(jì)人員都討論過(guò)使用ASIC或者FPGA來(lái)實(shí)現(xiàn)數(shù)字電子設(shè)計(jì)的好處。通常這些討論將完全定制IC的性能優(yōu)勢(shì)和低功耗與FPGA的靈活性和低NRE成本進(jìn)行比較。設(shè)計(jì)隊(duì)伍應(yīng)當(dāng)在ASIC設(shè)計(jì)中先期進(jìn)行NRE投資，以最大限度地提高性能、降低尺寸以及降低大批量制造時(shí)的成本?或者設(shè)計(jì)隊(duì)伍應(yīng)該為市場(chǎng)設(shè)計(jì)只有FPGA能夠提供的具有高度可配置功能、能夠快速完成任務(wù)的最終產(chǎn)品? 　　事實(shí)上，由于高密度IC設(shè)計(jì)面臨的日益嚴(yán)重的挑戰(zhàn)，上面的觀點(diǎn)并不重要。隨著ASIC設(shè)計(jì)人員進(jìn)入每一個(gè)新的工藝過(guò)程，設(shè)計(jì)變得
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) ASIC IC FPGA 模擬IC

Stratix III FPGA性能達(dá)到了533-MHz DDR3接口標(biāo)準(zhǔn)

　　Altera公司宣布，Stratix® III FPGA的DDR3存儲(chǔ)器接口速率超過(guò)1067 Mbps，存儲(chǔ)器性能比競(jìng)爭(zhēng)FPGA解決方案高出33%。更寬的存儲(chǔ)器帶寬支持新的通信、計(jì)算和視頻處理應(yīng)用，以前很難實(shí)現(xiàn)這類應(yīng)用或者需要增加存儲(chǔ)器塊才能實(shí)現(xiàn)。Altera的Stratix III FPGA系列是業(yè)界唯一完全符合JESD79-3 JEDEC DDR3 SDRAM標(biāo)準(zhǔn)的FPGA，該標(biāo)準(zhǔn)包括為提高性能而制定的高性能讀寫均衡規(guī)范。　　Altera高端產(chǎn)品營(yíng)銷資深總監(jiān)David Greenfie
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Altera FPGA DDR3 MCU和嵌入式微處理器

基于FPGA的X射線安檢設(shè)備控制器設(shè)計(jì)

　　摘要：依據(jù)X射線安檢設(shè)備各部分工作原理及控制要求，本文采用FPGA和以太網(wǎng)技術(shù)設(shè)計(jì)了基于FPGA的X射線安檢設(shè)備控制器。本文以Xilinx公司的ISE為開發(fā)平臺(tái)，在ModelSim中仿真了控制器各個(gè)模塊的功能，得到了符合控制器要求的波形。　　關(guān)鍵詞：FPGA;X射線線性陣列探測(cè)卡;CS8900A;TCP/IP 　　引言　　X射線安檢設(shè)備廣泛應(yīng)用于機(jī)場(chǎng)、車站、海關(guān)、港口、倉(cāng)庫(kù)等地。近年來(lái)由于犯罪分子大量使用先進(jìn)的偽裝技術(shù)，使傳統(tǒng)的安檢設(shè)備顯得力不從心。針對(duì)上述情況，本文設(shè)計(jì)了基于FPGA的X
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA X射線線性陣列探測(cè)卡 CS8900A MCU和嵌入式微處理器

基于FPGA的電渦流緩速器控制系統(tǒng)

　　摘　要：本文提出了一種基于FPAG芯片的控制系統(tǒng)設(shè)計(jì)方案。系統(tǒng)中利用FPGA狀態(tài)機(jī)高效地控制ADC進(jìn)行信號(hào)采集。在FPGA中搭建的模糊控制器通過(guò)對(duì)勵(lì)磁電流的連續(xù)調(diào)節(jié)，實(shí)現(xiàn)了恒速、恒轉(zhuǎn)矩和恒流等控制策略。　　關(guān)鍵詞：電渦流緩速器;FPGA;狀態(tài)機(jī);模糊控制　　引言　　電渦流緩速器的工作原理基于電磁感應(yīng)理論。作為一種輔助制動(dòng)裝置，其減少了主制動(dòng)裝置的機(jī)械摩擦，既提高了壽命，又提高了車輛行駛的安全性、經(jīng)濟(jì)性和舒適性，越來(lái)越受到汽車制造廠家的青睞。但是，由于汽車領(lǐng)域?qū)?shí)時(shí)性要求較高，且模糊控制算法
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 電渦流緩速器 FPGA 狀態(tài)機(jī) MCU和嵌入式微處理器

ARM7與FPGA相結(jié)合在工業(yè)控制和故障檢測(cè)中的應(yīng)用

　　工業(yè)控制中往往需要完成多通道故障檢測(cè)及多通道命令控制(這種多任務(wù)設(shè)置非常普遍)，單獨(dú)的CPU芯片由于其外部控制接口數(shù)量有限而難以直接完成多路檢控任務(wù)。故利用ARM芯片與FPGA相結(jié)合來(lái)擴(kuò)展檢控通道是一個(gè)非常好的選擇。這里介紹用Atmel公司ARM7處理器(AT91FR40162)和ALTERA公司的低成本FPGA芯片(cyclone2)結(jié)合使用完成多通道檢控任務(wù)的一種實(shí)現(xiàn)方法。　　各部分功能簡(jiǎn)介　　圖1為此系統(tǒng)的結(jié)構(gòu)連接框圖。如圖所示，ARM芯片與FPGA芯片之間通過(guò)數(shù)據(jù)總線、地址總線及讀寫控
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) ARM7 FPGA

使用ISE設(shè)計(jì)工具優(yōu)化FPGA的功耗

　　自從Xilinx公司推出FPGA二十多年來(lái)，研發(fā)工作大大提高了FPGA的速度和面積效率，縮小了FPGA與ASIC之間的差距，使FPGA成為實(shí)現(xiàn)數(shù)字電路的優(yōu)選平臺(tái)。今天，功耗日益成為FPGA供應(yīng)商及其客戶關(guān)注的問(wèn)題。　　降低FPGA功耗是降低封裝和散熱成本、提高器件可靠性以及打開移動(dòng)電子設(shè)備等新興市場(chǎng)之門的關(guān)鍵。　　Xilinx在提供低功耗FPGA解決方案方面較有經(jīng)驗(yàn)。本文說(shuō)明如何應(yīng)用計(jì)算機(jī)輔助設(shè)計(jì)(CAD)技術(shù)，如Xilinx ISE(集成軟件環(huán)境)9.2i版本軟件使功能有效降低。　　CM
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Xilinx FPGA ASIC

Actel推動(dòng)最低功耗FPGA進(jìn)入便攜式顯示屏領(lǐng)域

　　Actel公司宣布繼續(xù)專注于新興的高增長(zhǎng)便攜式應(yīng)用市場(chǎng)，并推出專為液晶顯示 (LCD) 控制應(yīng)用設(shè)計(jì)的靈活的低功耗方案。新推出的IGLOO視頻演示板、帶有LCD面板的LCD適配器板、IGLOO視頻演示工具 (IVDK) 以及顯示相關(guān)的參考設(shè)計(jì)，都充分利用了該公司領(lǐng)先業(yè)界的5µW Actel IGLOO FPGA 的優(yōu)勢(shì)。Actel預(yù)期這三款產(chǎn)品將會(huì)吸引便攜及手持式消費(fèi)電子、工業(yè)、醫(yī)療、汽車及軍用設(shè)備等對(duì)功耗敏感的產(chǎn)品設(shè)計(jì)人員，用于其中小型 LCD 顯示設(shè)備中。　　隨著個(gè)人媒體播放器、M
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Actel FPGA LCD MCU和嵌入式微處理器

做FPGA設(shè)計(jì)時(shí)需注意的一些關(guān)鍵問(wèn)題

不管你是一名邏輯設(shè)計(jì)師、硬件工程師或系統(tǒng)工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協(xié)議的復(fù)雜系統(tǒng)中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號(hào)完整性和其他的一些關(guān)鍵設(shè)計(jì)問(wèn)題。不過(guò)，你不必獨(dú)自面對(duì)這些挑戰(zhàn)，因?yàn)樵诋?dāng)前業(yè)內(nèi)領(lǐng)先的FPGA公司里工作的應(yīng)用工程師每天都會(huì)面對(duì)這些問(wèn)題，而且他們已經(jīng)提出了一些將令你的設(shè)計(jì)工作變得更輕松的設(shè)計(jì)指導(dǎo)原則和解決方案。 I/O信號(hào)分配可提供最多的多功能引腳、I/O標(biāo)準(zhǔn)、端接方案和差分對(duì)的FPGA在信號(hào)分配方面也具有最復(fù)
關(guān)鍵字： FPGA 設(shè)計(jì) 問(wèn)題其他IC 制程

德州儀器推出16 位通用 MCU MSP430F2xx 高性能微控制器家族的最新產(chǎn)品系列

　　日前，德州儀器 (TI) 宣布推出業(yè)界最低功耗 16 位通用 MCU MSP430F2xx 高性能微控制器家族的 5 個(gè)最新產(chǎn)品系列。最新微控制器不僅為 TI 深受歡迎的超低功耗 MCU MSP430F1 系列中的相應(yīng)器件提供了直接升級(jí)路徑，簡(jiǎn)化了開發(fā)工作并實(shí)現(xiàn)了完整的引腳與軟件兼容性，而且還使性能與電池使用壽命提高了一倍之多，存儲(chǔ)容量也相應(yīng)增加。對(duì)于讀表設(shè)備、傳感器、工業(yè)控制系統(tǒng)、手持式設(shè)備以及各種其它嵌入式系統(tǒng)的開發(fā)人員而言，MSP430F2xx MCU 不僅能夠提高產(chǎn)品性能，延長(zhǎng)使用壽命，還能盡
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 德州儀器 MCU MSP430F2xx MCU和嵌入式微處理器

Xilinx和Brilliant電信推出基于FPGA的電信級(jí)時(shí)序（Timing）解決方案

　　賽靈思公司和Brilliant 電信公司日前宣布：針對(duì)下一代有線和無(wú)線網(wǎng)絡(luò)推出業(yè)界第一個(gè)基于FPGA的電信級(jí)時(shí)序(Timing)解決方案。這一聯(lián)合開發(fā)的解決方案為下一代通信網(wǎng)絡(luò)設(shè)計(jì)人員提供了第一個(gè)嵌入式可編程解決方案，該方案具有無(wú)與倫比的靈活性、現(xiàn)場(chǎng)可升級(jí)能力和定制化能力。通過(guò)將時(shí)序功能集成到賽靈思FPGA器件中，這一解決方案可顯著降低成本。在賽靈思Virtex™ 或 Spartan™ FPGA中實(shí)現(xiàn)的這一解決方案以兩款知識(shí)產(chǎn)權(quán)(IP)內(nèi)核—NGNTime 和 FemtoTim
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 賽靈思 Brilliant FPGA MCU和嵌入式微處理器

一種基于FPGA的準(zhǔn)單輸入調(diào)變序列生成器設(shè)計(jì)

　　1.引言　　隨著集成電路復(fù)雜度越來(lái)越高，測(cè)試開銷在電路和系統(tǒng)總開銷中所占的比例不斷上升，測(cè)試方法的研究顯得非常突出。目前在測(cè)試源的劃分上可以采用內(nèi)建自測(cè)試或片外測(cè)試。內(nèi)建自測(cè)試把測(cè)試源和被測(cè)電路都集成在芯片的內(nèi)部，對(duì)于目前SOC級(jí)的芯片測(cè)試如果采用內(nèi)建自測(cè)試則付出的硬件面積開銷則是很大的，同時(shí)也增加了芯片設(shè)計(jì)的難度：因此片外測(cè)試便成為目前被普遍看好的方法。由于FPGA具有可重構(gòu)的靈活性，利用FPGA來(lái)作為測(cè)試源實(shí)現(xiàn)片外測(cè)試就是一種非常有效的手段。　　由于偽隨機(jī)模式測(cè)試只需要有限個(gè)數(shù)的輸入向量便
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 序列生成器 Verilog HDL MCU和嵌入式微處理器

飛思卡爾S08系列MCU新增30款產(chǎn)品

　　飛思卡爾半導(dǎo)體(Freescale)面向消費(fèi)、工業(yè)和汽車應(yīng)用的日益擴(kuò)展的8位S08系列產(chǎn)品中新增了30種高度集成的微控制器(MCU)。這些最新MCU可以為嵌入式產(chǎn)品設(shè)計(jì)人員提供更多選擇，使他們可以利用經(jīng)濟(jì)高效的8位選件來(lái)支持5V操作、高級(jí)電機(jī)控制和更廣泛的外圍設(shè)備(從USB到LIN)來(lái)滿足他們的應(yīng)用需求。　　S08JM60系列：飛思卡爾的8位USBMCU解決方案　　MC9S08JM60器件為飛思卡爾的8位嵌入式USB系列產(chǎn)品增加了更高性能和集成度。這個(gè)日益增長(zhǎng)的系列中的8種器件帶有全速USB器
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 飛思卡爾半導(dǎo)體 MCU MCU和嵌入式微處理器