fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

滿足尺寸和功耗的要求

　　現(xiàn)在，總是忙個不停的消費者們希望能夠隨時隨地保持連接，獲取信息?？纱┐髟O(shè)備能夠很方便地幫助消費者將上面的愿望變成現(xiàn)實。只需輕輕一點和一滑，或者使用手勢，亦或是說出簡單的語音指令，消費者就能立即訪問所需的內(nèi)容。隨著可穿戴設(shè)備變得越來越智能，功能越來越豐富，OEM廠商們需要的解決方案不僅要能夠提供下一代可穿戴設(shè)備所需的功能，還要滿足這些小型設(shè)備對于尺寸和功耗的要求。　　為了滿足可穿戴設(shè)備市場的需求，萊迪思特別推出了適用于移動應(yīng)用的FPGA器件，能夠滿足尺寸和功耗方面的需求，并可進(jìn)行客制化以實現(xiàn)與接口/
關(guān)鍵字：萊迪思 FPGA

Francis Chow：產(chǎn)學(xué)研聯(lián)合，共創(chuàng)5G未來

　　無線通信網(wǎng)絡(luò)在短短30年間，已經(jīng)將44億人連接在一起。無線網(wǎng)絡(luò)極大提升了我們在教育、商務(wù)、聯(lián)絡(luò)和生活等方面的質(zhì)量，令我們獲益匪淺。5G是下一代的無線網(wǎng)絡(luò)，將會為我們帶來更豐富的功能和受益。它可將數(shù)據(jù)速率提升100倍，所連接的設(shè)備也將增加100倍。要真正實現(xiàn)5G網(wǎng)絡(luò)，我們必須解決很多技術(shù)上和商業(yè)上的挑戰(zhàn)。我認(rèn)為，僅僅靠半導(dǎo)體產(chǎn)業(yè)和系統(tǒng)產(chǎn)業(yè)解決不了這些挑戰(zhàn)。因此，我們必須充分挖掘同學(xué)們的天賦和潛力。這就是我們聯(lián)合西安電子科技大學(xué)、友晶舉辦首次5G大賽的原因，我相信很多同學(xué)有很大的潛力，能夠為未來5G網(wǎng)絡(luò)
關(guān)鍵字： Altera FPGA

雙向飛碟射擊與設(shè)計調(diào)試

　　縱觀歷史，電路內(nèi)仿真 (ICE) 模式是使用硬件仿真器的第一種方式，也是迄今為止最為流行的方法。在這種模式中，需將硬件仿真器插入物理目標(biāo)系統(tǒng)上的插孔，以此代替待開發(fā)的芯片，從而利用實時數(shù)據(jù)支持運用和調(diào)試硬件仿真器內(nèi)部映射的待測設(shè)計(DUT)?！　∪欢?，這種公認(rèn)的能夠引人注目的驗證方法卻存在一系列問題，其中最嚴(yán)重的問題便是它的隨機(jī)性。也就是說，當(dāng)調(diào)試DUT時，它缺少確定性或者可重復(fù)性。為了更好地理解這一點，我們可以做個形象類比?！　∽屛覀儊砜纯措p向飛碟射擊。這是一種射擊運動，在這項運動中，會將碟靶從靶場
關(guān)鍵字： SoC FPGA

Xilinx宣布支持16nmUltraScale+ 器件的工具與文檔公開提供

　　All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. )今天宣布支持16nmUltraScale+?系列的工具及文檔面向公眾公開提供，其中包含Vivado? 設(shè)計套件HLx版、嵌入式軟件開發(fā)工具、賽靈思Power Estimator (功耗評估器)，以及用于Zynq? UltraScale+ MPSoC及Kintex? UltraScale+器件的技術(shù)文檔。設(shè)計開發(fā)者們現(xiàn)在就可以在自己特定的設(shè)計上，通過UltraScale+產(chǎn)品系列實現(xiàn)比28nm器件高出2-5
關(guān)鍵字： Xilinx FPGA

國產(chǎn)FPGA生存之路如何打破神話

國產(chǎn)FPGA啊，以前想都不敢想，但是越有難度越有人去啃。
關(guān)鍵字：京微雅格 FPGA

高云半導(dǎo)體星核計劃取得初步成果

　　山東高云半導(dǎo)體科技有限公司(以下簡稱“高云半導(dǎo)體”今日宣布，在山東省國產(chǎn)IP軟核平臺上發(fā)布三個IP軟核參考設(shè)計，分別是：I2C總線、SPI、UART，作為星核計劃取得的初步成果，這三個軟核在工業(yè)控制、系統(tǒng)調(diào)試以及嵌入式開發(fā)中具有非常廣泛的應(yīng)用。　　“山東省國產(chǎn)IP軟核平臺由山東信息通信研究院、高云半導(dǎo)體共同發(fā)起，致力于打造國內(nèi)首家國產(chǎn)IP軟核資源庫”，山東高云半導(dǎo)體科技有限公司總經(jīng)理梁岳峰先生表示，“該平臺以山東信息通信研究院的集成電路設(shè)計測試平臺、高云半導(dǎo)體星核計劃為依托，本著開放、資源共享的原則，
關(guān)鍵字：高云半導(dǎo)體 FPGA

零基礎(chǔ)學(xué)FPGA （二十六）頻、相可調(diào)，任意波形信號發(fā)生器系統(tǒng)設(shè)計

　　最近接了一個項目吧，是我們學(xué)校物理院院長帶的研究生搞的，小墨有幸跟他們合作，負(fù)責(zé)FPGA方面的工作，完成后據(jù)說還會申請國家專利，具體到什么時候完成，那可能就是猴年馬月了，或者說我已經(jīng)不在學(xué)校了。從今天開始，小墨將開始接觸賽靈思公司的FPGA(老師提供的平臺)，用到的當(dāng)然是SOPC。其實做做項目也好，讓自己鍛煉一下，我也好久沒有做大一點的項目了，對我來說也是一個機(jī)會吧。　　信號發(fā)生器這個東西相信大家都知道，關(guān)于基于DDS信號發(fā)生器的技術(shù)文檔網(wǎng)上也多的是，但是我還是想寫一下這部分的教學(xué)，因為從我自身的學(xué)習(xí)
關(guān)鍵字： FPGA SOPC

關(guān)于PCB設(shè)計必須掌握的基礎(chǔ)知識

　　想要成為一名硬件工程師首先必須掌握的就是PCB的設(shè)計與繪制，這里我們?yōu)榇蠹艺砹藥讞l設(shè)計技巧?！　?、如果設(shè)計的電路系統(tǒng)中包含F(xiàn)PGA器件，則在繪制原理圖前必需使用Quartus II軟件對管腳分配進(jìn)行驗證。(FPGA中某些特殊的管腳是不能用作普通IO的)?！　?、4層板從上到下依次為：信號平面層、地、電源、信號平面層;6層板從上到下依次為：信號平面層、地、信號內(nèi)電層、信號內(nèi)電層、電源、信號平面層。6層以上板(優(yōu)點是：防干擾輻射)，優(yōu)先選擇內(nèi)電層走線，走不開選擇平面層，禁止從地或電源層走線(原因：會分
關(guān)鍵字： PCB FPGA

如何使產(chǎn)品快速集成高速信號采集功能？

　　摘要：在科技飛速發(fā)展的今天，各種自動化儀器及自動控制都離不開信號采集，而且要采集的信號越來越快，精度要求也越來越高。如何簡單快速的讓系統(tǒng)集成這項功能呢?　　　　1、ZSDA1000的基本介紹　　ZDS1000是ZLG致遠(yuǎn)電子開發(fā)的高速信號數(shù)據(jù)采集模塊，模塊通過PCI Express2.0接口與主機(jī)端連接，350M帶寬，1GSa/s的采樣速率。用戶只需要通過動態(tài)鏈接庫文件就可以輕松控制模塊進(jìn)行數(shù)據(jù)采集和數(shù)據(jù)處理?？捎糜谫|(zhì)譜分析、雷達(dá)信號捕捉、材料分析等場
關(guān)鍵字： FPGA ZSDA1000

直接數(shù)字合成技術(shù)實現(xiàn)函數(shù)信號發(fā)生器

本文利用直接數(shù)字合成技術(shù)通過一款FPGA可編程邏輯芯片實現(xiàn)函數(shù)信號發(fā)生器的研制，該信號發(fā)生器是以Altera公司生產(chǎn)的EP4CE6F17C8芯片為設(shè)計載體，通過DDS技術(shù)實現(xiàn)兩路同步信號輸出。通過軟件Quartus-II12.0和Nios-II 12.0開發(fā)環(huán)境編程，實現(xiàn)多種波形信號輸出，信號具有高精度的頻率分辨率能力，最高可達(dá)36位。最后通過實驗輸出的波形信號符合標(biāo)準(zhǔn)。
關(guān)鍵字：直接數(shù)字合成技術(shù) FPGA 信號發(fā)生器 Quartus-II 201512

下一代FPGA有望實現(xiàn)突破性優(yōu)勢

　　本白皮書介紹為什么電信帶寬和基礎(chǔ)設(shè)施促進(jìn)了FPGA功能的增強(qiáng)，以及ASIC和ASSP面臨的商業(yè)挑戰(zhàn)，可編程邏輯器件(PLD)定制方法是怎樣支持FPGA功能的跨越式發(fā)展。本文還簡要介紹了下一代FPGA和SoC系列品?！　∫浴　∽钚掳l(fā)布的FPGA是硬件規(guī)劃人員、軟件開發(fā)人員和系統(tǒng)設(shè)計人員實現(xiàn)其下一代產(chǎn)品目標(biāo)的關(guān)鍵支撐因素。大量的電信基礎(chǔ)設(shè)施成指數(shù)增長的帶寬需求以及各行業(yè)使用這些帶寬的需求使得現(xiàn)有硬件和軟件解決方案很難滿足性能要求，也難以達(dá)到成本和功耗目標(biāo)。ASIC、ASSP和獨立處理器遇到了發(fā)展瓶頸，P
關(guān)鍵字： FPGA SoC

采用三柵極技術(shù)FPGA的突破性優(yōu)勢

　　引言　　2013年2月，Altera公司與Intel公司共同宣布了Altera下一代最高性能FPGA產(chǎn)品的生產(chǎn)將獨家采用Intel的14nm 3D Tri-Gate(三柵極)晶體管技術(shù)。這使得Altera成為當(dāng)前采用最先進(jìn)、最高性能半導(dǎo)體技術(shù)的獨家專業(yè)FPGA供應(yīng)商。本文介紹了三柵極及相關(guān)技術(shù)的歷史與現(xiàn)狀，以便了解三柵極技術(shù)對高性能FPGA性能的影響，以及其在數(shù)字電路速度、功率以及生產(chǎn)方面有何種程度的優(yōu)勢?！　【w管設(shè)計的背景　　1947年，貝爾實驗室展示了第一支晶體管，采用的是鍺
關(guān)鍵字： Altera FPGA

Altera功能安全包與靈活的FPGA相結(jié)合，實現(xiàn)“鎖步”處理器解決方案，降低了風(fēng)險，促進(jìn)產(chǎn)品及時面市

　　Altera公司今天宣布，開始提供面向Nios? II嵌入式處理器的Altera?功能安全鎖步解決方案，這一解決方案降低了設(shè)計周期風(fēng)險，幫助系統(tǒng)設(shè)計人員簡化工業(yè)和汽車安全應(yīng)用的認(rèn)證。Altera與意大利比薩的功能安全領(lǐng)先供應(yīng)商YOGITECH聯(lián)合開發(fā)的鎖步解決方案采用了Altera FPGA、SoC，認(rèn)證工具流程，以及YOGITECH的知識產(chǎn)權(quán)(IP)內(nèi)核。這一解決方案幫助客戶在Altera FPGA中輕松實現(xiàn)SIL3安全設(shè)計，包括低成本Cyclone? V&n
關(guān)鍵字： Altera FPGA

紫光半導(dǎo)體收購集中美國專挑寡占市場

　　面對清華紫光集團(tuán)董事長趙偉國再次放話，將先把收購目光集中在美國半導(dǎo)體產(chǎn)業(yè)的說法，日前臺系IC設(shè)計公司均表達(dá)不意外，畢竟臺灣政府目前尚未通過相關(guān)法令限制，加上相關(guān)配套措施還需產(chǎn)官學(xué)界互相討論，與其現(xiàn)在買市值不大的臺灣IC設(shè)計公司，對清華紫光集團(tuán)并無法產(chǎn)生立即性的幫助。　　產(chǎn)業(yè)界人士指出，以清華紫光的大陸內(nèi)需市場色彩，加上先前出手目標(biāo)多鎖定具備一定程度寡占特性的產(chǎn)業(yè)來看，全球三強(qiáng)鼎立的EDA市場、繪圖芯片與FPGA產(chǎn)業(yè)，或許是清華紫光集團(tuán)在談判桌上的下一個目標(biāo)。　　確實從清華紫光收購動作一路多鎖定
關(guān)鍵字：紫光 FPGA

Altera公開業(yè)界第一款集成了HBM2 DRAM和FPGA的異構(gòu)SiP器件

　　Altera公司(Nasdaq)公開業(yè)界第一款異構(gòu)系統(tǒng)級封裝(SiP，System-in-Package)器件，集成了來自SK Hynix的堆疊寬帶存儲器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類器件，其特殊的體系結(jié)構(gòu)設(shè)計滿足了高性能系統(tǒng)對存儲器帶寬最嚴(yán)格的要求。　　數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計算等系統(tǒng)要處理的數(shù)據(jù)量不斷攀升，需要的帶寬非常高。相對于目前的分立DRAM解決方案，Stratix 10 DRAM SiP的
關(guān)鍵字： Altera FPGA