<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應用和發(fā)展結合超寬帶測距和雷達功能以實現(xiàn)高級IoT應用來這里瞧瞧NXP技術培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga：quartusⅡ

fpga：quartusⅡ 文章進入fpga：quartusⅡ技術社區(qū)

基于FPGA的RS232行列式矩陣鍵盤接口設計

一、引言本方案是用VHDL語言來實現(xiàn)的基于RS232按位串行通信總線的行列式矩陣鍵盤接口電路，具有復位和串行數據的接收與發(fā)送功能，根據發(fā)光二極管led0-led2的顯示狀態(tài)可判斷芯片的工作情況;實現(xiàn)所有電路功能的程序均是在美國ALTERA公司生產的具有現(xiàn)場可編程功能的芯片EPM7128SLC84-15上調試通過的。能通過動態(tài)掃描來判有鍵按下、將鍵值轉換成對應的ASCII碼值，在時鐘脈沖的作用實現(xiàn)串行數據的接收與發(fā)送。二、設計方案 1.芯片引腳定義 ? ? reset
關鍵字： FPGA RS232

Altera樹立業(yè)界里程碑：展示基于Intel 14 nm三柵極工藝的FPGA技術

　　Altera公司日前展示了基于Intel?14?nm三柵極工藝的FPGA技術?；?4?nm的FPGA測試芯片采用了關鍵知識產權(IP)組件——收發(fā)器、混合信號IP以及數字邏輯，這些組件用在Stratix??10?FPGA和SoC中。Altera與Intel合作開發(fā)了業(yè)界第一款基于FPGA的器件，采用了Intel世界級工藝技術以及Altera業(yè)界領先的可編程邏輯技術。　　Altera公司研發(fā)資深副總裁Brad?Howe評論說：“今天的新聞為A
關鍵字： FPGA Altera Intel SoC

基于Nios II軟核的多核處理器系統(tǒng)的設計與實現(xiàn)

本文設計了一個基于FPGA解決方案的多核處理器系統(tǒng)，整體上提高了系統(tǒng)性能，解決了單核處理能力提升受到的制約。通過對多核系統(tǒng)體系結構和核間通信技術的研究，最終實現(xiàn)了一個利用互斥核實現(xiàn)資源共享的雙Nios II軟核處理器系統(tǒng)，并在Altera公司的FPGA開發(fā)板DE2上進行測試，測試結果表明所設計的雙核系統(tǒng)能穩(wěn)定運行。
關鍵字： FPGA Nios II 雙核互斥核 RISC 201405

Altera徹底改變基于FPGA的浮點DSP

　　Altera公司日前宣布在FPGA浮點DSP性能方面實現(xiàn)了變革。Altera是第一家在FPGA中集成硬核IEEE?754兼容浮點運算功能的可編程邏輯公司，前所未有的提高了DSP性能、設計人員的效能和邏輯效率。硬核浮點DSP模塊集成在正在發(fā)售的Altera?20?nm?Arria?10?FPGA和SoC中，也集成在14?nm?Stratix?10?FPGA和SoC中。集成硬核浮點DSP模塊結合先進的高級工
關鍵字： Altera FPGA DSP

Altera與臺積用先進技術打造Arria 10 FPGA與SoC

　　Altera公司與臺積公司今日共同宣布雙方攜手合作采用臺積公司擁有專利的細間距銅凸塊封裝技術為Altera公司打造20?nm?Arria??10?FPGA與?SoC，Altera公司成為首家采用此先進封裝技術進行量產的公司，成功提升其20?nm器件系列的質量、可靠性和效能?！　ltera公司全球營運及工程副總裁Bill?Mazotti表示：「臺積公司提供了一項非常先進且高度整合的封裝解決方案來支持我們的Arria?10&
關鍵字： SoC FPGA Altera 臺積

Altera公司與臺積公司攜手合作采用先進封裝技術打造Arria 10 FPGA與 SoC

　　Altera公司?(Nasdaq:?ALTR)?與臺積公司今日共同宣布雙方攜手合作采用臺積公司擁有專利的細間距銅凸塊封裝技術為Altera公司打造20?nm?Arria??10?FPGA與?SoC，Altera公司成為首家采用此先進封裝技術進行量產的公司，成功提升其20?nm器件系列的質量、可靠性和效能?！　ltera公司全球營運及工程副總裁Bill?Mazotti表示：「臺積公司提供了一項非常先進且
關鍵字： SoC FPGA Altera

一種基于FPGA的多通道高速采樣系統(tǒng)設計

摘要：旋轉機械的振動監(jiān)測，對于機械的安全運行和提高設備利用率有重大意義。利用FPGA的并行處理能力，采用高速可編程FPGA模塊和嵌入式開發(fā)的結合方式，提出了一種基于FPGA的高速、多通道、同步采樣實現(xiàn)方法。闡述了對于高速AD芯片的控制，硬件的布局布線，以及對于系統(tǒng)的功能要求，進行了軟硬件的設計和調試。通過仿真和實驗的結果表明，對于信號發(fā)生器發(fā)出的高頻率正弦波，上位機上能夠顯示出完好的波形，即基于FPGA的采樣設計能夠達到多通道，高速采樣的要求，可以實現(xiàn)對高速旋轉機械振動的實時監(jiān)測。 0 引言大型旋轉
關鍵字： FPGA EP3C25Q240

超聲波瓶體厚度檢測及其材料分類的研究，保障公共安全

電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
關鍵字：超聲波瓶體厚度檢測 FPGA 人工神經網絡算法

基于FPGA的行人檢測系統(tǒng)設計，實現(xiàn)智能視頻監(jiān)控

電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
關鍵字： FPGA 行人檢測背景建模多尺度檢測 Adaboost算法

基于ARM+FPGA的視頻采集處理系統(tǒng)設計

摘要：設計了一種可進行實時視頻采集、壓縮和傳輸的視頻采集處理系統(tǒng)。該系統(tǒng)充分結合FPGA和ARM的硬件優(yōu)勢，實現(xiàn)了設備接口和視頻信號處理的全數字化，易與信號處理新技術相結合，系統(tǒng)結構緊湊，體積小巧、響應快速;基于FPGA的前端處理更增加了圖像處理算法升級的靈活性，適用于工業(yè)遠程監(jiān)控等多種場合。關鍵詞：圖像傳感器;FPGA;視頻壓縮;ARM;以太網 Abstract: To collect data in high speed and be simple in the structure, a Vid
關鍵字： ARM FPGA

測量軟件引領射頻與通信行業(yè)變革

　　美國國家儀器公司?(National?Instruments,?簡稱?NI)作為企業(yè)贊助商參加于2014年4月8日至10日在北京國際會議中心舉辦的第二屆電子設計創(chuàng)新會議(EDI?CON)。NI在此次會議上向與會嘉賓展示了其基于LabVIEW?RIO架構的新一代矢量信號收發(fā)儀，掀起了軟件引領射頻與通信行業(yè)進行變革的浪潮。　　一走進北京國際會議中心位于一樓的EDI?CON展廳，迎面就可以看到NI與其子公司AWR的54平米聯(lián)合展位。NI向
關鍵字： NI EDI FPGA MIMO

基于FPGA和AD1836的I2S接口設計與實現(xiàn)

引言 AD1836是ADI公司新推出的一款高性能的單片聲碼器，適用于數字音頻系統(tǒng)。它采用5V供電，數字接口輸入輸出電平為LVTTL電平，可以直接和一般的FPGA連接。 AD1836集成了3路立體的D/A和兩路立體的A/D，參考電壓為2.25V，為了降低信號的干擾，模擬信號的輸入輸出均采用差分的形式，輸入輸出模擬信號的最大峰峰值為5.6V。系統(tǒng)時鐘為12.288MHz，數據采樣率最高為96kHz，采樣位數最高為24位，可以通過SPI口方便地對內部功能寄存器進行配置，從而選擇相應的功能，例如：時鐘、工作
關鍵字： FPGA AD1836

萊迪思適用于小型蜂窩網絡、微型服務器、寬帶接入的ECP5 FPGA產品系列

　　萊迪思半導體公司日前宣布推出ECP5?產品系列，面向對于極低成本、極低功耗、極小尺寸有著苛刻要求的小型蜂窩網絡、微型服務器、寬帶接入、工業(yè)視頻等大批量應用。ECP5產品系列“打破陳規(guī)”，提供基于SERDES的解決方案，幫助設計者快速添加功能和特性輔助ASIC和ASSP設計，降低開發(fā)風險，迅速克服產品上市時間帶來的挑戰(zhàn)?！　∪R迪思優(yōu)化了ECP5系列產品架構，從而使得使低于100K?LUT的器件能夠實現(xiàn)其最大的價值，作為ASIC和ASSP的輔助芯片完成關鍵功能。相比競爭對手的解決方案，我們的成本
關鍵字：萊迪思 ECP5 TRIAX FPGA

基于DSP+FPGA的通用SSR信號處理機設計

0 引言二次雷達(Secondary Surveillance Radar,SSR)目標識別系統(tǒng)能夠通過發(fā)射特定的射頻脈沖序列對裝有應答機的目標進行“一問一答”式的詢問，由應答機的應答脈沖碼獲得目標的高度、編號等信息。航管二次雷達常用的基本工作模式為傳統(tǒng)的A/C模式和新近的S模式。 A模式提供飛機的代碼，C模式提供飛機的高度碼。但是，傳統(tǒng)的A/C 模式存在一些技術缺陷，如多目標代碼交織、重疊、多徑反射，同步竄擾，異步干擾等。這在大型航空港等飛機非常密集的地方，時間不同步和混淆
關鍵字： DSP FPGA

便于FPGA市場現(xiàn)狀和發(fā)展前景展望

通常來說半導體產業(yè)是周期性行業(yè)，其周期一般為4到5年。但是隨著新技術和應用的快速發(fā)展，現(xiàn)今半導體周期越來越短，且每一個周期都有典型應用作為拉動點，比如過去的PC、后來的通信行業(yè)。FPGA也明顯符合這種規(guī)律。但不同的是，當ASIC和ASSP蕭條的時候，往往迎來FPGA的大發(fā)展。2008年以來的金融危機使得半導體行業(yè)平均跌幅大于10%，但是市場數據卻顯示FPGA行業(yè)依然強勁增長。危機和低迷使ASIC和ASSP制造者為謹慎起見，不敢貿然推出新產品，避免巨大的NRE費用。而FPGA恰好能迎合這一需求。全球FPGA
關鍵字： FPGA ASIC ASSP

共6385條 155/426 |‹ « 153 154 155 156 157 158 159 160 161 162 » ›|

fpga：quartusⅡ介紹

您好，目前還沒有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。創(chuàng)建詞條

fpga：quartusⅡ電路

利用FPGA資源和最小模擬電路發(fā)電進行開關電源設計的方法
基于FPGA的機載顯示系統(tǒng)架構設計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

fpga：quartusⅡ相關帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網推流
RDMA IP 設計簡介
詳解FPGA六大應用領域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

fpga：quartusⅡ資料下載

基于FPGA的數字存儲示波器設計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經網絡的仿真線設計
基于UDP協(xié)議和FPGA的點到點數據傳輸方案
如何使用FPGA實現(xiàn)低成本網絡數據傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經網絡仿真器
萊迪思CertusPro-NX 高級通用FPGA

fpga：quartusⅡ專欄文章

熱門主題

FPGA：QuartusⅡ 樹莓派 linux

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社版權所有北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();