fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

賽靈思：以更高AI效能功耗比支持邊緣運(yùn)算自主

邊緣運(yùn)算主要包含以下四個(gè)部分，低時(shí)延、AI算力、低功耗以及安全和保密，這四者是邊緣自主非常重要的組成部分，也是邊緣區(qū)別于工業(yè)和IoT的一個(gè)主要特點(diǎn)，也就是用運(yùn)算資源來(lái)支持邊緣的自主，使它能夠獨(dú)立于云端。賽靈思Versal AI Edge系列資深產(chǎn)品線經(jīng)理 Rehan Tahir賽靈思Versal AI Edge系列高級(jí)產(chǎn)品線經(jīng)理Rehan Tahir指出，當(dāng)賽靈思在2018年引入Versal ACAP的時(shí)候，首先推出的是Versal Core和Prime系列，用于云端和網(wǎng)絡(luò)，然后推出了Vers
關(guān)鍵字：賽靈思 FPGA ADAS

5G毫米波基帶數(shù)據(jù)傳輸?shù)难芯颗c實(shí)現(xiàn)

隨著通信技術(shù)的快速發(fā)展，5G已經(jīng)正式商用，5G的6G以下波段對(duì)傳輸有很高的要求，在6G以上的毫米波段要求的信號(hào)帶寬更大，數(shù)據(jù)傳輸速率更高，高速大帶寬信號(hào)要求基帶信號(hào)處理的速度將大大增加，對(duì)極高速數(shù)據(jù)流的實(shí)時(shí)處理和解析使測(cè)試變得更加困難，本文主要是研究與設(shè)計(jì)毫米波基帶數(shù)據(jù)的傳輸與實(shí)現(xiàn)：前端DA的研究與設(shè)計(jì)、傳輸鏈路的FPGA實(shí)現(xiàn)以及毫米波數(shù)據(jù)的DSP接收處理過(guò)程，最后把實(shí)現(xiàn)流程成功應(yīng)用到5G測(cè)試儀表之中，驗(yàn)證了設(shè)計(jì)的正確性。
關(guān)鍵字： 202104 毫米波 FPGA 基帶數(shù)據(jù) DSP

基于FPGA的數(shù)字和模擬信號(hào)合成的彩色液晶顯示器

本文介紹了一款智能型高速模擬與數(shù)字信號(hào)合成的液晶顯示器。該顯示器采用雙FPGA作為主控芯片，利用視頻解碼芯片ADV7180將模擬信號(hào)解析為可供液晶屏顯示的RGB信號(hào)。
關(guān)鍵字： 202104 FPGA ADV7180 模擬與數(shù)字信號(hào)

賽靈思CEO：為FPGA提供一個(gè)更廣闊的施展舞臺(tái)

作為第四任賽靈思的CEO，上任三年多的Victor Peng在交易后首次面對(duì)中國(guó)的媒體時(shí)，除了總結(jié)自己上任三年來(lái)的成績(jī)之外，更是重點(diǎn)的回應(yīng)了對(duì)合并后企業(yè)的愿景
關(guān)鍵字：賽靈思 FPGA AMD

簡(jiǎn)述Xilinx FPGA管腳物理約束解析

引言：本文我們簡(jiǎn)單介紹下Xilinx?FPGA管腳物理約束，包括位置（管腳）約束和電氣約束。管腳位置約束： set_property PAKAGE_PIN “管腳編號(hào)” ［get_ports “端口名稱(chēng)”］管腳電平約束： set_property?IOSTANDARD “電壓” ［get_ports “端口名稱(chēng)”］舉例：set_property IOSTANDARD LVCMOS33 ［get_ports sys_clk］set_property IOSTANDARD LVCMOS33
關(guān)鍵字： xilinx fpga

基于數(shù)字集成電路的智能監(jiān)控與識(shí)別追蹤系統(tǒng)*

本設(shè)計(jì)基于FPGA硬件平臺(tái)實(shí)現(xiàn)了對(duì)一個(gè)區(qū)域場(chǎng)景的入侵檢測(cè)與追蹤識(shí)別，對(duì)檢測(cè)到的運(yùn)動(dòng)物體作出人與動(dòng)物的區(qū)分，能夠通過(guò)無(wú)線方式發(fā)送警報(bào)，且系統(tǒng)檢測(cè)具有較高的魯棒性。本系統(tǒng)以FPGA為核心單元，主要由五個(gè)模塊構(gòu)成：OV5640攝像頭模塊，DDR3數(shù)據(jù)儲(chǔ)存模塊、圖像數(shù)據(jù)處理模塊、蜂鳥(niǎo)E203 RISC-V SoC片上系統(tǒng)。系統(tǒng)整合與調(diào)試結(jié)果顯示，本設(shè)計(jì)在FPGA上采用了合適的算法搭建系統(tǒng)，能對(duì)視頻圖像中的運(yùn)動(dòng)目標(biāo)進(jìn)行實(shí)時(shí)、準(zhǔn)確的識(shí)別與追蹤。
關(guān)鍵字： Robei FPGA 動(dòng)態(tài)目標(biāo)追蹤實(shí)時(shí)圖像處理背景差分法 202103

小尺寸高分辨率的微顯示系統(tǒng)設(shè)計(jì)及FPGA實(shí)現(xiàn)

尺寸與性能是微顯示系統(tǒng)的重要衡量指標(biāo)，為了實(shí)現(xiàn)微顯示系統(tǒng)的小尺寸與高性能，通過(guò)對(duì)視頻圖像數(shù)據(jù)的實(shí)時(shí)處理計(jì)算，實(shí)現(xiàn)圖像的動(dòng)態(tài)子像素融合，在FPGA上實(shí)現(xiàn)了電路，配合顯示芯片完成視頻圖像顯示。點(diǎn)屏的對(duì)比效果顯示，在節(jié)省了FPGA中74%存儲(chǔ)資源的同時(shí)提高了顯示芯片接近四倍的顯示分辨率，等效到顯示系統(tǒng)中能減少80%的芯片面積。這種微顯示系統(tǒng)同時(shí)解決了微型化與高分辨率的技術(shù)難關(guān)，非常適合應(yīng)用于微顯示相關(guān)領(lǐng)域。
關(guān)鍵字：微顯示系統(tǒng) 微顯示芯片分辨率子像素融合 FPGA 202103

CXL、CCIX 和 SmartNIC 下的 PCIe 5 將如何影響解決方案加速

與普通的 NIC 不同，SmartNIC 將會(huì)對(duì) PCIe 總線提出更高的要求。CXL 和 CCIX 等第五代 PCIe 和協(xié)議在此背景下應(yīng)運(yùn)而生。不久之后，我們將能共享一致性存儲(chǔ)器、高速緩存，并建立多主機(jī)點(diǎn)對(duì)點(diǎn)連接。正文：過(guò)去三十年間，基于服務(wù)器的計(jì)算歷經(jīng)多次飛躍式發(fā)展。上世紀(jì) 90 年代，業(yè)界從單插槽獨(dú)立服務(wù)器發(fā)展到服務(wù)器集群。緊接著在千禧年，產(chǎn)業(yè)首次看到雙插槽服務(wù)器，再后來(lái)，多核處理器也問(wèn)世了。進(jìn)入下一個(gè)十年，GPU 的用途遠(yuǎn)遠(yuǎn)超出了處理圖形的范疇，我們見(jiàn)證了基于FPGA的加速器卡的興起
關(guān)鍵字： PCIe 5 FPGA 賽靈思

英特爾發(fā)布首款用于5G、人工智能、云端與邊緣的結(jié)構(gòu)化ASIC

2020年11月18日，在英特爾FPGA技術(shù)大會(huì)上，英特爾發(fā)布了全新可定制解決方案英特爾? eASIC N5X，幫助加速5G、人工智能、云端與邊緣工作負(fù)載的應(yīng)用性能。該可定制解決方案搭載了英特爾? FPGA兼容的硬件處理器系統(tǒng)，是首個(gè)結(jié)構(gòu)化eASIC產(chǎn)品系列。英特爾? eASIC N5X通過(guò)FPGA中的嵌入式硬件處理器幫助客戶將定制邏輯與設(shè)計(jì)遷移到結(jié)構(gòu)化ASIC中，帶來(lái)了更低的單位成本，更快的性能和更低的功耗等好處。英特爾? eASIC N5X器件作為具有創(chuàng)新性的新產(chǎn)品，與FPGA相比最高可降低50%的核
關(guān)鍵字： eASIC 英特爾 FPGA

使用高速數(shù)據(jù)轉(zhuǎn)換器快速取得成功的關(guān)鍵

無(wú)論是設(shè)計(jì)測(cè)試和測(cè)量設(shè)備還是汽車(chē)激光雷達(dá)模擬前端（AFE），使用現(xiàn)代高速數(shù)據(jù)轉(zhuǎn)換器的硬件設(shè)計(jì)人員都面臨高頻輸入、輸出、時(shí)鐘速率和數(shù)字接口的嚴(yán)峻挑戰(zhàn)。問(wèn)題可能包括與您的現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）相連、確信您的首個(gè)設(shè)計(jì)通道將起作用或確定在構(gòu)建系統(tǒng)之前如何對(duì)系統(tǒng)進(jìn)行最佳建模。本文中將仔細(xì)研究這些挑戰(zhàn)?？焖俚南到y(tǒng)開(kāi)發(fā)開(kāi)始新的硬件設(shè)計(jì)之前，工程師經(jīng)常會(huì)在自己的測(cè)試臺(tái)上評(píng)估最重要的芯片。一旦獲得了運(yùn)行典型評(píng)估板所需的設(shè)備，組件評(píng)估通常會(huì)在理想情況的電源和信號(hào)源下進(jìn)行。TI大多數(shù)情況下會(huì)提供車(chē)載電源和時(shí)鐘，以便您可使
關(guān)鍵字： RF AMI AFE FPGA ADC

獨(dú)立FPGA時(shí)代是否終結(jié) 賽靈思重演Altera之路?

Lisa Su和Victor Peng，兩位硅谷鮮見(jiàn)的華裔而不會(huì)說(shuō)中文的CEO達(dá)成了也許是半導(dǎo)體歷史上最特別的一筆交易。賽靈思這家以發(fā)明FPGA而快速成長(zhǎng)的企業(yè)，這次也許通過(guò)出售自己讓FPGA作為主芯片的時(shí)代就此終結(jié)。
關(guān)鍵字： FPGA 賽靈思 AMD

AMD欲擲重金收購(gòu)賽靈思？今年半導(dǎo)體并購(gòu)大手筆不斷

　　如果英偉達(dá)、Analog Devices和AMD交易落地，2020年將輕松超過(guò)2016年，成為半導(dǎo)體并購(gòu)最多的第二年。　　2020年下半年，半導(dǎo)體行業(yè)迎來(lái)并購(gòu)大潮。　　繼英偉達(dá)9月宣布400億美元收購(gòu)芯片IP大廠ARM后，AMD也被報(bào)道稱(chēng)或?qū)⒊赓Y超300億美元收購(gòu)FPGA（Field Programmable Gate Array，現(xiàn)場(chǎng)可編程邏輯陣列）龍頭賽靈思。加上模擬芯片龍頭ADI今年7月宣布200億美元收購(gòu)美信(Maxim），今年半導(dǎo)體行業(yè)并購(gòu)規(guī)模將超900億美元。　　美國(guó)當(dāng)?shù)貢r(shí)間10月8日，有
關(guān)鍵字：英偉達(dá) AMD FPGA 賽靈思

Xilinx 面向不斷壯大的 5G O-RAN 虛擬基帶單元市場(chǎng)推出多功能電信加速器卡

自適應(yīng)和智能計(jì)算的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc.），近日宣布，面向 5G 網(wǎng)絡(luò)中的 O-RAN 分布式單元（ O-DU ）和虛擬基帶單元（ vBBU ）推出 T1 電信加速器卡。該加速卡采用經(jīng)現(xiàn)場(chǎng)驗(yàn)證的賽靈思芯片以及正在 5G 網(wǎng)絡(luò)中廣泛部署的 IP 開(kāi)發(fā)而成，是行業(yè)唯一一款既能運(yùn)行 O-RAN 前傳協(xié)議，又能提供 L1 卸載功能的多功能 PCIe 尺寸規(guī)格的“二合一”板卡。憑借自身先進(jìn)的卸載功能，T1 卡大幅減少了之前系統(tǒng)所需的 CPU 核數(shù)量。與其它競(jìng)爭(zhēng)方案相比，T1 卡不僅可以降低
關(guān)鍵字： CPU FPGA OEM O-RAN

用于下一代汽車(chē)專(zhuān)用集成電路（ASIC）的嵌入式現(xiàn)場(chǎng)可編程邏輯門(mén)陣列（eFPGA）

對(duì)于最近研究過(guò)新車(chē)的任何人來(lái)說(shuō)，很難不注意到汽車(chē)電子產(chǎn)品的發(fā)展是多么的迅速。僅僅將三年前的汽車(chē)安全性技術(shù)與今天的技術(shù)進(jìn)行對(duì)比，您就會(huì)發(fā)現(xiàn)攝像頭數(shù)量已顯著增加，以支持諸如全景可視、駕駛員注意力分散監(jiān)測(cè)器、立體視覺(jué)攝像頭、前向攝像頭和多個(gè)后視攝像頭等應(yīng)用。除了攝像頭，系統(tǒng)功能也增強(qiáng)了，包括自動(dòng)緊急制動(dòng)、車(chē)道偏離警告、后方盲點(diǎn)檢測(cè)和交通標(biāo)志識(shí)別等。這一趨勢(shì)表明，汽車(chē)電子類(lèi)產(chǎn)品在持續(xù)快速地創(chuàng)新，但這也給汽車(chē)原始設(shè)備制造商（OEM）帶來(lái)了全新的挑戰(zhàn)，包括：●? ?當(dāng)研發(fā)一輛新車(chē)的平均時(shí)間從48個(gè)
關(guān)鍵字： ADAS ASIC ABS FSD ISP CPU GPU FPGA

易靈思宣布推出 Trion Titanium FPGA 系列

可編程產(chǎn)品平臺(tái)和技術(shù)創(chuàng)新企業(yè)易靈思?? 近日宣布推出其 Trion? Titanium FPGA 系列。Trion Titanium FPGA 是基于16納米工藝節(jié)點(diǎn),并采用易靈思的 “Quantum? 計(jì)算架構(gòu)”。“Quantum 計(jì)算架構(gòu)”是受到了易靈思第一代 Trion FPGA 之基礎(chǔ)“Quantum 架構(gòu)”的啟發(fā),在其可交換邏輯和路由的“隨變單元” (XLR) 中增添了額外的計(jì)算和路由功能。增強(qiáng)的計(jì)算能力,加上利用16納米工藝實(shí)現(xiàn)的 3 倍性能(Fmax)的提升,使得 Trion Ti
關(guān)鍵字： XLR AI FPGA IoT SIP