<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會(huì)員技術(shù)?？堎|(zhì)版免費(fèi)索閱看這里來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開關(guān)應(yīng)用實(shí)現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實(shí)現(xiàn)車載ECU集成？來與NXP聊一聊吧！

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁 >> 主題列表 >> fpga：quartusⅡ

fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

基于FPGA的視頻監(jiān)控時(shí)代

視頻監(jiān)控市場(chǎng)及發(fā)展趨勢(shì)不斷升級(jí)的安全問題迫使各國政府和機(jī)構(gòu)在監(jiān)控和安全設(shè)備上投入巨資。此外，在圖像及視頻處理領(lǐng)域的技術(shù)創(chuàng)新徹底改變了視頻監(jiān)控行業(yè)，這不限于安防，還包括銀行、交通、教育、零售、醫(yī)療保健，
關(guān)鍵字： FPGA 視頻監(jiān)控

Achronix開始交付其22納米Speedster22i系列FPGA

Achronix Semiconductor公司日前宣布：公司已開始將其業(yè)界領(lǐng)先的Speedster?22i HD1000可編程邏輯器件(FPGA)發(fā)運(yùn)給客戶。該器件采用英特爾領(lǐng)先的22納米3D Tri-Gate晶體管技術(shù)，其功耗是競(jìng)爭(zhēng)對(duì)手同類器件的一半。是業(yè)內(nèi)唯一內(nèi)嵌10/40/100G以太網(wǎng)MAC、100Gbps Interlaken、PCI Express Gen1/2/3和2.133 Gbps DDR3控制器硬核的FPGA器件。
關(guān)鍵字： Achronix FPGA Speedster22i

基于FPGA的膚色分割實(shí)現(xiàn)

膚色分割關(guān)鍵在于色度空間以及膚色模型的選擇。常用的色度空間主要有：RGB、HIS、YIQ、YUV、YCbCr。常用的膚色模型有簡(jiǎn)單閾值模型、高斯模型、直方圖模型、區(qū)域模型等。大部分基于FPGA的實(shí)時(shí)膚色分割通常采用簡(jiǎn)單閾值模型，因?yàn)檫@種方法只設(shè)定簡(jiǎn)單的門限閾值，處理起來快速方便，但是效果不是很好。
關(guān)鍵字： FPGA YCbCr 膚色聚類

一種自適應(yīng)紅外圖像增強(qiáng)處理的FPGA實(shí)現(xiàn)

紅外成像技術(shù)是當(dāng)今科技發(fā)展的熱點(diǎn)，具有廣泛的應(yīng)用。但是由于受紅外探測(cè)器件的影響，紅外成像儀的成像效果還不夠理想，主要表現(xiàn)為圖像中的目標(biāo)與背景區(qū)分不明顯、對(duì)比度低、噪聲大、信噪比低等缺點(diǎn)，因而紅外圖像處理首要解決的問題是圖像增強(qiáng)。要實(shí)現(xiàn)圖像的增強(qiáng)處理，主要有兩個(gè)途徑：一是改善探測(cè)器性能，一是在紅外圖像系統(tǒng)電子部分加入實(shí)時(shí)圖像處理功能。
關(guān)鍵字：紅外圖像 FPGA 平臺(tái)閾值

基于DSP+FPGA的紅外移動(dòng)目標(biāo)識(shí)別跟蹤系統(tǒng)設(shè)計(jì)

與通用集成電路相比，ASIC芯片具有體積小、重量輕、功耗低、可靠性高等幾個(gè)方面的優(yōu)勢(shì)，而且在大批量應(yīng)用時(shí)，可降低成本?，F(xiàn)場(chǎng)可編程門陣列(FPGA)是在專用ASIC的基礎(chǔ)上發(fā)展出來的，它克服了專用ASIC不夠靈活的缺點(diǎn)。
關(guān)鍵字： FPGA DSP 紅外移動(dòng)

基于NI CompactRIO混合動(dòng)力轎車整車標(biāo)定系統(tǒng)的開發(fā)

針對(duì)混合動(dòng)力汽車的特性，開發(fā)了基于NI CompactRIO的混合動(dòng)力汽車整車標(biāo)定系統(tǒng)，在臺(tái)架及整車調(diào)試階段，可以利用該系統(tǒng)對(duì)整車控制器內(nèi)部的標(biāo)定參數(shù)變量進(jìn)行在線修改，以達(dá)到優(yōu)化整車各項(xiàng)性能的目的。
關(guān)鍵字： NI VCU FPGA CAN

FPGA程序遠(yuǎn)程在線更新設(shè)計(jì)

1　概述現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)器件具有高密度、低功耗、高速、高可靠性等優(yōu)點(diǎn)，在航空航天、通信、工業(yè)控制等方面得到了大量應(yīng)用。FPGA的處理器分為軟核和硬核，并且軟核處理器具有
關(guān)鍵字： FPGA 程序遠(yuǎn)程

暗光視頻采集成監(jiān)控?zé)狳c(diǎn)

2012年12月初的中國國際公共安全博覽會(huì) (CPSE) 上，多家半導(dǎo)體公司展示了最新產(chǎn)品，其中的一個(gè)亮點(diǎn)是光線條件差時(shí)的視頻采集方案。
關(guān)鍵字： Lattice FPGA 201301

基于Xilinx Zynq的解決方案展示

Zynq-7000系列器件將處理器的軟件可編程能力與 FPGA 的硬件可編程能力實(shí)現(xiàn)完美結(jié)合，以低功耗和低成本等系統(tǒng)優(yōu)勢(shì)實(shí)現(xiàn)無以倫比的系統(tǒng)性能、靈活性、可擴(kuò)展性，同時(shí)可以加速產(chǎn)品上市進(jìn)程。
關(guān)鍵字： Xilinx Zynq-7000 FPGA 201301

異構(gòu)雙核SoC設(shè)計(jì)與實(shí)現(xiàn)

摘要：異構(gòu)雙核SoC采用SPARC V8處理器加專用DSP的架構(gòu)，根據(jù)其應(yīng)用特點(diǎn)，設(shè)計(jì)了SPARC V8處理器與專用DSP之間互斥通訊機(jī)制。并完成了SPARC V8處理器的狀態(tài)控制設(shè)計(jì)與優(yōu)化、外部存儲(chǔ)控制器的接口優(yōu)化設(shè)計(jì)，以及SoC的整體功能驗(yàn)證。
關(guān)鍵字： SoC DSP FPGA 201301

美高森美推出SmartFusion2 SoC FPGA入門者工具套件

致力于提供幫助功率管理、安全、可靠與高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC)，宣布提供SmartFusion?2入門者工具套件，為設(shè)計(jì)人員提供用于其SmartFusion2系統(tǒng)級(jí)芯片(SoC)現(xiàn)場(chǎng)可編程門陣列(FPGA)的基礎(chǔ)原型構(gòu)建平臺(tái)。
關(guān)鍵字：美高森美 FPGA SmartFusion2 USB

10G以太網(wǎng)光接口的FPGA實(shí)現(xiàn)

1 概述隨著人們對(duì)通信信息的充裕性、及時(shí)性和便捷性的要求越來越高，能夠隨時(shí)隨地、方便而及時(shí)地獲取所需信息，變得越來越重要。2002年，IEEE通過了10 Gb/s速率的以太網(wǎng)標(biāo)準(zhǔn)——IEEE 802.3ae[1]。10G以太網(wǎng)
關(guān)鍵字： FPGA 10G 以太網(wǎng)光接口

基于FPGA的雙緩沖模式PCI Express總線設(shè)計(jì)方案

引言　　近年來軟件無線電（SDR）得到了飛速的發(fā)展，在很多領(lǐng)域已顯示出其優(yōu)越性。本文的項(xiàng)目背景是通過軟件無線電方式實(shí)現(xiàn)數(shù)字音頻廣播（DAB）的基帶信號(hào)處理，這要求軟件無線電平臺(tái)具有高速實(shí)時(shí)數(shù)字信號(hào)處理與傳輸
關(guān)鍵字： Express FPGA PCI 模式

Altera向JDSU發(fā)售Stratix V GT FPGA

Altera公司 (Nasdaq: ALTR)日前宣布，向JDSU發(fā)售Stratix? V GT FPGA，以支持其下一代光網(wǎng)絡(luò)測(cè)試儀(ONT)解決方案的量產(chǎn)。JDSU是通信行業(yè)光產(chǎn)品以及測(cè)試測(cè)量解決方案的領(lǐng)先供應(yīng)商，在其ONT-600系列中采用了Altera的高端28 nm FPGA，以實(shí)現(xiàn)第一個(gè)面向CFP2 100G光傳送網(wǎng)(OTN)環(huán)境的測(cè)試解決方案。
關(guān)鍵字： Altera FPGA Stratix

在FPGA上建立MATLAB和Simulink算法原型

芯片設(shè)計(jì)和驗(yàn)證工程師通常要為在硅片上實(shí)現(xiàn)的每一行RTL代碼寫出多達(dá)10行測(cè)試平臺(tái)代碼。驗(yàn)證任務(wù)在設(shè)計(jì)周期內(nèi)可能會(huì)占用50%或更多的時(shí)間。盡管如此辛苦，仍有接近60%的芯片存在功能瑕疵，需要返工。由于HDL仿真不足以
關(guān)鍵字： Simulink MATLAB FPGA 算法

共6368條 190/425 |‹ « 188 189 190 191 192 193 194 195 196 197 » ›|

fpga：quartusⅡ介紹

您好，目前還沒有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。創(chuàng)建詞條

fpga：quartusⅡ電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga：quartusⅡ相關(guān)帖子

RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷
TC264如何外掛FPGA？
到底什么是ASIC和FPGA？

fpga：quartusⅡ資料下載

手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
萊迪思CrossLink
萊迪思 MachXO2 FPGA
萊迪思CrossLink-NX：用于嵌入式視覺處理的FPGA
量子計(jì)算機(jī)仿真器Qulacs的多SATA FPGA實(shí)現(xiàn)

fpga：quartusⅡ?qū)谖恼?/h2>

熱門主題

FPGA：QuartusⅡ 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();