<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會(huì)員技術(shù)專刊紙質(zhì)版免費(fèi)索閱看這里來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開(kāi)關(guān)應(yīng)用實(shí)現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實(shí)現(xiàn)車(chē)載ECU集成？來(lái)與NXP聊一聊吧！

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> fpga：quartusⅡ

fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

IIR數(shù)字濾波器設(shè)計(jì)-在FPGA上實(shí)現(xiàn)任意階IIR數(shù)字濾波

IIR數(shù)字濾波器設(shè)計(jì)-在FPGA上實(shí)現(xiàn)任意階IIR數(shù)字濾波器摘要：本文介紹了一種采用級(jí)聯(lián)結(jié)構(gòu)在FPGA上實(shí)現(xiàn)任意階IIR數(shù)字濾波器的方法。此設(shè)計(jì)擴(kuò)展性好，便于調(diào)節(jié)濾波器的性能，可以根據(jù)不同的要求在不同規(guī)模的FPGA上加以實(shí)
關(guān)鍵字： IIR FPGA 數(shù)字濾波器設(shè)計(jì)

基于FPGA的循環(huán)冗余校驗(yàn)實(shí)驗(yàn)系統(tǒng)的實(shí)現(xiàn)

摘要：文章首先分析了循環(huán)冗余校驗(yàn)碼的功能，在此基礎(chǔ)上提出了基于FPGA的實(shí)現(xiàn)方法，詳細(xì)闡述了CRC校驗(yàn)編解碼的實(shí)現(xiàn)方法，并提出了基于現(xiàn)有的實(shí)驗(yàn)箱設(shè)備實(shí)現(xiàn)小型的CRC校驗(yàn)系統(tǒng)的總體設(shè)計(jì)框架和設(shè)計(jì)思路，完成了CRC校驗(yàn)
關(guān)鍵字： FPGA 循環(huán)冗余校驗(yàn) 實(shí)驗(yàn)系統(tǒng)

FPGA與外部存儲(chǔ)設(shè)備的接口實(shí)現(xiàn)

引言當(dāng)今社會(huì)是數(shù)字化的社會(huì)，隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)...
關(guān)鍵字： FPGA 存儲(chǔ)設(shè)備

基于FPGA和單片機(jī)的串行通信接口設(shè)計(jì)

基于FPGA和單片機(jī)的串行通信接口設(shè)計(jì),摘要：本文針對(duì)由FPGA構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問(wèn)題，提出FPGA與單片機(jī)實(shí)現(xiàn)數(shù)據(jù)串行通信的解決方案。在通信過(guò)程中完全遵守RS232協(xié)議，具有較強(qiáng)的通用性和推廣價(jià)值。1 前言
現(xiàn)場(chǎng)可編程邏輯器件（F
關(guān)鍵字：接口設(shè)計(jì) 通信串行 FPGA 單片機(jī) 基于

FPGA DCM時(shí)鐘管理單元原理簡(jiǎn)介

FPGA DCM時(shí)鐘管理單元原理簡(jiǎn)介,DCM概述
DCM內(nèi)部是DLL(Delay Lock Loop(?)結(jié)構(gòu),對(duì)時(shí)鐘偏移量的調(diào)節(jié)是通過(guò)長(zhǎng)的延時(shí)線形成的。DCM的參數(shù)里有一個(gè)PHASESHIFT（相移）,可以從0變到255。所以我們可以假設(shè)內(nèi)部結(jié)構(gòu)里從clkin到clk_1x之間應(yīng)該有256根延
關(guān)鍵字：原理簡(jiǎn)介單元管理 DCM 時(shí)鐘 FPGA

采用PCM編碼原理及FPGA編程技術(shù)實(shí)現(xiàn)PCM數(shù)字基群接

采用PCM編碼原理及FPGA編程技術(shù)實(shí)現(xiàn)PCM數(shù)字基群接口傳輸?shù)退贁?shù)據(jù)的接入一、概述----高速傳輸系統(tǒng)中低速設(shè)備的接入有廣泛的應(yīng)用范圍。在環(huán)境監(jiān)控等監(jiān)控網(wǎng)絡(luò)中，被監(jiān)控設(shè)備往往提供RS-232/RS-485/V.10/V.35的通信接口，
關(guān)鍵字： PCM FPGA 編碼編程

一種嵌入式的實(shí)時(shí)視頻采集系統(tǒng)

摘要: 設(shè)計(jì)實(shí)現(xiàn)了一種智能移動(dòng)機(jī)器人的前端視頻采集系統(tǒng)，該系統(tǒng)采用視頻解碼芯片SAA7111A和靈活可配置的FPG ...
關(guān)鍵字： FPGA SAA7111A 視頻采集

基于DSP與FPGA的全姿態(tài)指引儀圖形顯示系統(tǒng)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP FPGA 全姿態(tài)指引儀圖形顯示

基于FPGA的數(shù)字示波器設(shè)計(jì)

隨著信息技術(shù)的發(fā)展，對(duì)信號(hào)的測(cè)量技術(shù)要求越來(lái)越高，示波器的使用越來(lái)越廣泛。模擬示波器使用前需要進(jìn)行校正，使 ...
關(guān)鍵字： FPGA 數(shù)字示波器

利用DSP與FPGA的光柵地震檢波器的信號(hào)處理

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP FPGA 光柵地震檢波器

基于FPGA/DSP的靈巧干擾平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP FPGA 靈巧干擾平臺(tái)

應(yīng)用FPGA實(shí)現(xiàn)DSP與RapidIO網(wǎng)絡(luò)互聯(lián)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP FPGA RapidIO網(wǎng)絡(luò)互聯(lián)

FPGA牛人的經(jīng)驗(yàn)分享

這里我談?wù)勎业囊恍┙?jīng)驗(yàn)和大家分享，希望能對(duì)IC設(shè)計(jì)的新手有一定的幫助，能使得他們能少走一些彎路!　　在IC工業(yè)中有許多不同的領(lǐng)域，IC設(shè)計(jì)者的特征也會(huì)有些不同。在A領(lǐng)域的一個(gè)好的IC設(shè)計(jì)者也許會(huì)花很長(zhǎng)時(shí)間去熟悉
關(guān)鍵字： FPGA 經(jīng)驗(yàn)分享

NI LabVIEW Virtex-5 FPGA具有哪些技術(shù)優(yōu)勢(shì)？

Virtex-5 FPGA架構(gòu)經(jīng)優(yōu)化，可利用LabVIEW FPGA模塊中的單周期定時(shí)循環(huán)更快速、更有效地運(yùn)行。實(shí)現(xiàn)FPGA芯片內(nèi)部的數(shù)字邏輯的基本構(gòu)建模塊被稱為slice，每個(gè)slice由多個(gè)觸發(fā)器和查詢表(LUT)組成。上一代的Virtex-II FP
關(guān)鍵字： LabVIEW Virtex FPGA NI

什么是LabVIEW FPGA？NI FlexRIO必須使用FPGA模塊

NI LabVIEW FPGA模塊可以幫助您利用LabVIEW程序框圖對(duì)一個(gè)FPGA進(jìn)行編程。在其底層，該模塊采用代碼生成技術(shù)實(shí)現(xiàn)圖形化開(kāi)發(fā)環(huán)境與FPGA硬件的整合。這種利用程序框圖處理FPGA的方式非常適用于FPGA所提供的對(duì)內(nèi)在并行機(jī)
關(guān)鍵字： FPGA LabVIEW FlexRIO 模塊

共6368條 232/425 |‹ « 230 231 232 233 234 235 236 237 238 239 » ›|

fpga：quartusⅡ介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。創(chuàng)建詞條

fpga：quartusⅡ電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開(kāi)關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga：quartusⅡ相關(guān)帖子

RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無(wú)法通信
專業(yè)FPGA芯片分銷
TC264如何外掛FPGA？
到底什么是ASIC和FPGA？

fpga：quartusⅡ資料下載

手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
萊迪思CrossLink
萊迪思 MachXO2 FPGA
萊迪思CrossLink-NX：用于嵌入式視覺(jué)處理的FPGA
量子計(jì)算機(jī)仿真器Qulacs的多SATA FPGA實(shí)現(xiàn)

fpga：quartusⅡ?qū)谖恼?/h2>

熱門(mén)主題

FPGA：QuartusⅡ 樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();