<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會(huì)員技術(shù)專(zhuān)刊紙質(zhì)版免費(fèi)索閱看這里來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開(kāi)關(guān)應(yīng)用實(shí)現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實(shí)現(xiàn)車(chē)載ECU集成？來(lái)與NXP聊一聊吧！

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> fpga：quartusⅡ

fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

基于FPGA的并行掃頻DDS的實(shí)現(xiàn)

DDS同 DSP（數(shù)字信號(hào)處理）一樣，是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器（Direct Digital Synthesizer）的英文縮寫(xiě)。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn)，廣
關(guān)鍵字： FPGA DDS 并行

一種浮點(diǎn)反正切函數(shù)的FPGA設(shè)計(jì)和實(shí)現(xiàn)

快速精確的反正弦函數(shù)運(yùn)算在現(xiàn)代工程中應(yīng)用廣泛。為了提高反正弦函數(shù)的精度和計(jì)算能力，研究了基于CORD IC算法的反正弦函數(shù)運(yùn)算器的FPGA 實(shí)現(xiàn)，并通過(guò)改進(jìn)算法減小了誤差，使誤差精度達(dá)到10--4 數(shù)量級(jí)。并在X ili
關(guān)鍵字： FPGA 浮點(diǎn) 反正切函數(shù)

MELP混合線(xiàn)性碼激勵(lì)的FPGA實(shí)現(xiàn)的系統(tǒng)框架介紹

利用語(yǔ)音編碼技術(shù)可有效降低信息存儲(chǔ)量、提高信道利用率。混合激勵(lì)線(xiàn)性預(yù)測(cè)(MELP)語(yǔ)音編碼算法能在較低碼率下提供較高的語(yǔ)音質(zhì)量、自然度和清晰度，已成為美國(guó)國(guó)防部新的2.4 Kb/s的語(yǔ)音編碼標(biāo)準(zhǔn)。語(yǔ)音編碼技術(shù)在當(dāng)今
關(guān)鍵字： MELP FPGA 線(xiàn)性激勵(lì)

詳解單片機(jī)系統(tǒng)的動(dòng)態(tài)加密技術(shù)

摘要：?jiǎn)纹瑱C(jī)系統(tǒng)產(chǎn)品的加密和解密技術(shù)永遠(yuǎn)是一個(gè)矛盾的統(tǒng)一體。然而，為了更好的保護(hù)好自己的單片機(jī)技術(shù)成果和 ...
關(guān)鍵字：單片機(jī)系統(tǒng) 動(dòng)態(tài)加密技術(shù) FPGA

基于單片機(jī)實(shí)現(xiàn)SRAM工藝FPGA的加密應(yīng)用

摘要：首先對(duì)采用SRAM工藝的FPGA的保密性和加密方法進(jìn)行原理分析，然后提出一種實(shí)用的采用單片機(jī)產(chǎn)生長(zhǎng)偽隨機(jī)碼 ...
關(guān)鍵字：單片機(jī) SRAM工藝 FPGA 加密應(yīng)用

FPGA與DSP：競(jìng)合中縮小差距

DSP和FPGA由于各有優(yōu)缺點(diǎn)，因而各有擅長(zhǎng)的應(yīng)用領(lǐng)域。近年來(lái)，F(xiàn)PGA在與DSP的競(jìng)合中，在降低開(kāi)發(fā)難度、提高設(shè)計(jì)流程的生產(chǎn)效率方面做了大量工作，逐步縮小了與DSP的差距。
關(guān)鍵字： DSP FPGA

以FPGA為核心的多功能輸液系統(tǒng)的設(shè)計(jì)

今朝，病院輸液現(xiàn)場(chǎng)一般是人工節(jié)制和看管，但輸液速度和輸液量是一個(gè)很難切確把握的值，護(hù)士經(jīng)由過(guò)程動(dòng)彈輸液器上...
關(guān)鍵字： FPGA

基于FPGA LPM多功能信號(hào)發(fā)生器設(shè)計(jì)

摘要：以FPGA芯片為載體，通過(guò)QuartusII的LPM_ROM模塊和VHDL語(yǔ)言為核心設(shè)計(jì)一個(gè)多功能信號(hào)發(fā)生器，根據(jù)輸入...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

基于FPGA的電子設(shè)計(jì)競(jìng)賽電路板的設(shè)計(jì)與實(shí)現(xiàn)

摘要：介紹了一種基于FPGA的電子設(shè)計(jì)競(jìng)賽電路板，該電路板由美國(guó)Altera公司的Cyclone系列FPGAEP1C6、單片...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

基于FPGA的像素探測(cè)器數(shù)據(jù)緩存設(shè)計(jì)

粒子對(duì)撞機(jī)[1]是建立在高能同步加速器上的一種粒子對(duì)撞裝置。對(duì)撞機(jī)運(yùn)行時(shí)，能量強(qiáng)大的粒子在其內(nèi)部經(jīng)過(guò)加速...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

基于FPGA的CORDIC算法的改進(jìn)及實(shí)現(xiàn)

坐標(biāo)旋轉(zhuǎn)計(jì)算機(jī)CORDIC(TheCoordinateRotationalDigitalComputer)算法是一種用于計(jì)算一些常用的基本運(yùn)算...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

基于FPGA的成像聲納FFT波束形成器設(shè)計(jì)

海洋面積占地球表面積的71%，海底蘊(yùn)藏的石油、天然氣等礦產(chǎn)資源量也遠(yuǎn)遠(yuǎn)超過(guò)陸地。由于能源危機(jī)和資源短缺日...
關(guān)鍵字： FPGA

Xilinx獲《電子產(chǎn)品世界》2011最佳創(chuàng)意理念獎(jiǎng)

全球可編程平臺(tái)領(lǐng)導(dǎo)廠(chǎng)商賽靈思公司 (Xilinx, Inc. 今天宣布其 Zynq-7000 可擴(kuò)展處理平臺(tái)(EPP) 榮獲 2011 年 Elektra歐洲電子產(chǎn)業(yè)獎(jiǎng)的年度最佳嵌入式系統(tǒng)產(chǎn)品獎(jiǎng)。該獎(jiǎng)項(xiàng)在倫敦Park Plaza舉行的頒獎(jiǎng)典禮上頒發(fā)。與此同時(shí), 獲得中國(guó)重要的電子專(zhuān)業(yè)類(lèi)刊物之一——《電子產(chǎn)品世界》一年一度的編輯推薦獎(jiǎng)之成就獎(jiǎng): 2011年度最佳創(chuàng)意理念獎(jiǎng)。
關(guān)鍵字： Xilinx FPGA Zynq-7000

基于FPGA的多通道SSI通信控制器設(shè)計(jì)

采用VHDL硬件描述語(yǔ)言，以Xilinx公司的FPGA為設(shè)計(jì)平臺(tái)，設(shè)計(jì)實(shí)現(xiàn)了以開(kāi)源軟核MC8051為核心的控制單元，控制4路SSI...
關(guān)鍵字： FPGA

基于FPGA的SPWM變頻系統(tǒng)設(shè)計(jì)

基于FPGA的SPWM變頻系統(tǒng)設(shè)計(jì),0 引言

由于脈寬調(diào)制技術(shù)是通過(guò)調(diào)整輸出脈沖的頻率及占空比來(lái)實(shí)現(xiàn)輸出電壓的變壓變頻效果，所以在電機(jī)調(diào)速、逆變器等眾多領(lǐng)域得到了日益廣泛的應(yīng)用。

而電磁法作為一種地球物理探測(cè)的有效方法，已經(jīng)廣泛地應(yīng)
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 變頻 SPWM FPGA 基于

共6368條 245/425 |‹ « 243 244 245 246 247 248 249 250 251 252 » ›|

fpga：quartusⅡ介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。創(chuàng)建詞條

fpga：quartusⅡ電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開(kāi)關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga：quartusⅡ相關(guān)帖子

RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無(wú)法通信
專(zhuān)業(yè)FPGA芯片分銷(xiāo)
TC264如何外掛FPGA？
到底什么是ASIC和FPGA？

fpga：quartusⅡ資料下載

手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
萊迪思CrossLink
萊迪思 MachXO2 FPGA
萊迪思CrossLink-NX：用于嵌入式視覺(jué)處理的FPGA
量子計(jì)算機(jī)仿真器Qulacs的多SATA FPGA實(shí)現(xiàn)

fpga：quartusⅡ?qū)谖恼?/h2>

熱門(mén)主題

FPGA：QuartusⅡ 樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();