<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga:quartusⅡ

          Arm聯(lián)手賽靈思FPGA提供免費的Cortex-M處理器,助力開發(fā)人員拓展設(shè)計邊界

          •   Arm宣布與賽靈思攜手合作,通過Arm DesignStart項目將Arm Cortex-M處理器的優(yōu)勢帶入FPGA項目開發(fā),助力嵌入式開發(fā)人員快速、免費、方便地獲取成熟的Arm IP?! ‰S著科技的持續(xù)快速發(fā)展和不斷突破,業(yè)界對產(chǎn)品設(shè)計靈活性的需求也隨之提升。據(jù)預(yù)測,2016年至2022年期間,現(xiàn)場可編程門陣列(FPGA)/可編程邏輯器件(PLD)出貨量將增長74%。*這一發(fā)展趨勢給OEM廠商帶來了更大壓力——他們需要以更快的速度和更少的投資開發(fā)靈活且基于應(yīng)用程序優(yōu)化的設(shè)計。為滿足這些需求,無論采用
          • 關(guān)鍵字: Arm  FPGA  

          GPU、FPGA、ASIC、TPU四大AI芯片“爭奇斗艷”

          •   AI芯片是當前科技產(chǎn)業(yè)和社會關(guān)注的熱點,也是AI技術(shù)發(fā)展過程中不可逾越的關(guān)鍵一環(huán),不管有什么好的AI算法,要想最終應(yīng)用,就必然要通過芯片實現(xiàn)。  談AI芯片,就必須先對AI下一個定義。在萊迪斯半導(dǎo)體亞太區(qū)資深事業(yè)發(fā)展經(jīng)理陳英仁看來,“AI神經(jīng)網(wǎng)絡(luò)”不是簡單定義為某類產(chǎn)品,而是一個新的設(shè)計方法,“傳統(tǒng)的一些算法,是照規(guī)則、照邏輯的,神經(jīng)網(wǎng)絡(luò)是用數(shù)據(jù)訓練出來的結(jié)果?!蹦墙裉煨【幘徒o大家剖析四大AI芯片?! ∷拇驛I芯片  GPU:又稱顯示核心、視覺處理器、顯示芯片,是一種專門在個人電腦、工作站、游戲機和一
          • 關(guān)鍵字: GPU  FPGA  ASIC  

          超低功耗FPGA在可穿戴產(chǎn)品的應(yīng)用

          •   實時在線的環(huán)境感知是許多可穿戴產(chǎn)品希望實現(xiàn)的功能。為了實現(xiàn)實時在線且準確的傳感,通常采用兩級處理的方式來最小化功耗。第一級通常是超低功耗實時在線的推理引擎,用于執(zhí)行音頻、視頻或IMU檢測,而第二級,更耗電的應(yīng)用處理器保持在睡眠模式。當檢測到預(yù)設(shè)的觸發(fā)情況(例如關(guān)鍵短語、有人出現(xiàn)或特定手勢)時,推理引擎喚醒應(yīng)用處理器。FPGA的并行處理能力和功耗被認為非常適合低延遲和實時在線模式的推理功能。除了適用于各種互連應(yīng)用,iCE40 UltraPlus還具有1mW的超低功耗和WLCSP封裝,使其成為實時在線可穿
          • 關(guān)鍵字: FPGA  UltraPlus  

          基于軟件的空間輻照下FPGA可靠性設(shè)計方法

          • FPGA以其集成度高、靈活性強、開發(fā)周期短的特點,在航天領(lǐng)域得到了越來越廣泛的應(yīng)用。然而,其工作的空間環(huán)境存在著大量gamma;光子、輻射帶電子、高能
          • 關(guān)鍵字: FPGA  控制  

          一種FFT插值正弦波快速頻率估計算法

          • 對被噪聲污染的正弦波信號進行頻率估計是信號參數(shù)估計中的經(jīng)典問題,目前國內(nèi)外已提出不少方法。文獻給出了在高斯白噪聲中對正弦波信號頻率進行最大似
          • 關(guān)鍵字: FPGA  

          整合ARM、FPGA與可編程模擬電路的單芯片方案

          • 現(xiàn)在設(shè)計人員不僅要從多種處理器架構(gòu)中進行選擇(大多數(shù)嵌入式系統(tǒng)設(shè)計都以處理器內(nèi)核為中心),而且外設(shè)、通信端口和模擬功能組合的選擇幾乎無限。而這
          • 關(guān)鍵字: 芯片  FPGA  ARM  

          基于FPGA的多端DRI電源逆變器的控制算法的實現(xiàn)

          • 賽靈思SPARTAN-3A FPGA 可強化面向多端DRI 電源逆變器的控制算法實現(xiàn)方案面向工業(yè)應(yīng)用的產(chǎn)品開發(fā)需要在時限和產(chǎn)品規(guī)范不斷變化的環(huán)境中進行廣泛的研究
          • 關(guān)鍵字: FPGA  通信  

          基于FPGA可編程振蕩器增強

          • 當今復(fù)雜的 FPGA 含有眾多用于實現(xiàn)各種電路與系統(tǒng)的功能塊,諸如邏輯陣列、存儲器、DSP 模塊、處理器、用于時序生成的鎖相環(huán) (PLL) 和延遲鎖定環(huán) (DLL
          • 關(guān)鍵字: FPGA  控制  

          基于FPGA的三相正弦DDS電路的設(shè)計與實現(xiàn)

          • 1. 引言直接數(shù)字頻率合成器(DDS)技術(shù),是根據(jù)相位的概念出發(fā)直接合成所需的波形的一種 新的頻率合成原理,是一種把一系列數(shù)字形式的信號通過DAC轉(zhuǎn)換成模
          • 關(guān)鍵字: 控制  FPGA  

          基于Xilinx Zynq SoC的解決方案

          • 在移動互聯(lián)、智能終端的高速發(fā)展和普及下,網(wǎng)絡(luò)熱點和盲點急需靈活的方案來完善覆蓋。 由于基站選址和工程施工難度越來越大,施工成本越來越高,基站設(shè)
          • 關(guān)鍵字: FPGA  控制  

          基于Nios軟CPU內(nèi)核的FPGA非線性校正方案

          • 1. 引言O(shè)FDM能有效抑制多徑信道引起的深度衰落、抵抗脈沖噪聲和具有較高的頻譜效率的特點。但是OFDM的傳輸符號是多載波的QAM信號經(jīng)過IFFT處理后得到的
          • 關(guān)鍵字: 射頻  FPGA  

          基于FPGA的簡易電壓表設(shè)計

          •   傳統(tǒng)的數(shù)字電壓表設(shè)計通常以大規(guī)模ASIC(專用集成電路)為核心器件,并輔以少量中規(guī)模集成電路及顯示器件構(gòu)成。這種電壓表的設(shè)計簡單、精確度高,但是由于采用了ASIC器件使得它欠缺靈活性,其系統(tǒng)功能固定,難以更新擴展。而應(yīng)用FPGA設(shè)計的電壓表,采用FPGA芯片控制通用A/D轉(zhuǎn)換器,可使速度、靈活性大大優(yōu)于通用數(shù)字電壓表。、  本文采用STEP-MAX10M08核心板和STEP Base Board V3.0底板來完成簡易電壓表設(shè)計,我們將設(shè)計拆分成三個功能模塊實現(xiàn):  ADC081S101_driver
          • 關(guān)鍵字: FPGA  ASIC  

          基于FPGA的嵌入式視覺的應(yīng)用

          • 什么樣的積極創(chuàng)新可以幫助您設(shè)計出這樣一個系統(tǒng)mdash;mdash;它能夠提醒用戶有兒童在游泳池中溺水,或是有入侵者試圖闖入住宅或者辦公場所?這種技術(shù)還
          • 關(guān)鍵字: 嵌入式  FPGA  

          加快設(shè)計流程的兩種嵌入式系統(tǒng)開發(fā)方案的設(shè)計

          • 在日益信息化的現(xiàn)代社會中,計算機和網(wǎng)絡(luò)的應(yīng)用已經(jīng)全面滲透到日常生活中,各種應(yīng)用嵌入式系統(tǒng)的電子產(chǎn)品也隨處可見,計算機的應(yīng)用經(jīng)過桌面PC系統(tǒng)的空
          • 關(guān)鍵字: 嵌入式  FPGA  

          采用帶有收發(fā)器的全系列40-nm FPGA 和ASIC 實現(xiàn)創(chuàng)新設(shè)計

          • 人們對寬帶服務(wù)的帶寬要求越來越高,促使芯片供應(yīng)商使用更多的高速串行收發(fā)器。因此,下一代應(yīng)用采用了多種數(shù)據(jù)速率,從幾Mbps 到數(shù)百Gbps,在一種
          • 關(guān)鍵字: FPGA  ASIC  40  nm  
          共6377條 28/426 |‹ « 26 27 28 29 30 31 32 33 34 35 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA:QuartusⅡ    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();