<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga:quartusⅡ

          數(shù)字中頻正交采樣及其FPGA實(shí)現(xiàn)

          • 高性能信號處理技術(shù)通??赡苄枰苯訉χ蓄l信號進(jìn)行采樣來得到正交兩路信號。文中采用Bessel插值法將一路中頻數(shù)字信號分解成兩路正交數(shù)字信號,從而實(shí)現(xiàn)了數(shù)字正交相干檢波處理,同時重點(diǎn)給出了選用FPGA實(shí)現(xiàn)這一過程的詳細(xì)解決方案。
          • 關(guān)鍵字: FPGA  數(shù)字中頻  采樣    

          基于FPGA 的車牌字符識別方法的研究

          • 摘 要:設(shè)計了根據(jù)車牌的彩色特征對車牌位置進(jìn)行粗定位,再利用車牌字符二值化特征來精確定位的雙重車牌定位方法。在中值濾波和二值化等預(yù)處理后,提取出車牌中的字母和數(shù)字字符并建立相應(yīng)的模板,通過字符歸一化在N
          • 關(guān)鍵字: FPGA  車牌字符  識別  法的研究    

          基于FPGA與SDRAM的數(shù)字電視信號采集系統(tǒng)的設(shè)計與實(shí)

          • 要FPGA與的數(shù)字信號采集系統(tǒng)??梢蕴峁┐笕萘康拇鎯臻g。提供優(yōu)秀的系統(tǒng)適應(yīng)能力。該方案通過計算機(jī)并口實(shí)現(xiàn)與計算機(jī)的通信 ,但是高性能的邏輯分析儀價格昂貴,而且存取深度不足限制了對于海量數(shù)字電視信號的分析能力
          • 關(guān)鍵字: SDRAM  FPGA  數(shù)字電視信號  采集系統(tǒng)    

          FPGA/CPLD設(shè)計思想與技巧

          • FPGA/CPLD設(shè)計思想與技巧,  本文討論的四種常用FPGA/CPLD設(shè)計思想與技巧:乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化,都是FPGA/CPLD邏輯設(shè)計的內(nèi)在規(guī)律的體現(xiàn),合理地采用這些設(shè)計思想能在FPGA/CPLD設(shè)計工作中取得事半功倍的效果。 
          • 關(guān)鍵字: 技巧  設(shè)計思想  FPGA/CPLD  

          基于FPGA的空域復(fù)用MIMO MC一CDMA系統(tǒng)設(shè)計

          • FPGA MC-CDMA 基帶系統(tǒng) 移動通信  摘 要: MIMO技術(shù)、多載波技術(shù)與鏈路自適應(yīng)技術(shù)是未來移動通信系統(tǒng)最值得關(guān)注的幾種物理層技術(shù)。MIMO技術(shù)在提高系統(tǒng)頻譜利用率方面性能卓越,多載波CDMA技術(shù)則能有效地對抗頻率選
          • 關(guān)鍵字: CDMA  系統(tǒng)  設(shè)計  MC  MIMO  FPGA  空域  復(fù)用  基于  

          基于FPGA的數(shù)字幅頻均衡功率放大器的解決方案

          • 摘要:提出了一種基于FPGA 的數(shù)字幅頻均衡功率放大器的設(shè)計方案。系統(tǒng)在完成基于AD620前級小信號放大電路設(shè)計的基礎(chǔ)上,分析了阻帶網(wǎng)絡(luò)的幅頻特性;結(jié)合分析結(jié)果與FIR 濾波算法給出了相應(yīng)的濾波器組成方案。后級功
          • 關(guān)鍵字: FPGA  數(shù)字  幅頻均衡  方案    

          一種基于FPGA的正弦波信號發(fā)生器的設(shè)計

          • 摘要:現(xiàn)代測試領(lǐng)城中,經(jīng)常需要信號發(fā)生器提供多種多樣的的測試信號去檢驗(yàn)實(shí)際電路中存在的設(shè)計問題。傳統(tǒng)的信號發(fā)生器多采用模擬電路搭建。以正弦波信號發(fā)生器為例,結(jié)合DDS直接數(shù)字合成技術(shù),基于FPGA設(shè)計其他外圍
          • 關(guān)鍵字: FPGA  正弦波信號  發(fā)生器    

          一種基于FPGA的立體視頻轉(zhuǎn)換系統(tǒng)研究設(shè)計

          • 自由立體顯示器是一種無需佩戴輔助裝置就能觀看三維立體效果的顯示器。由于立體顯示器能夠真實(shí)還原三維...
          • 關(guān)鍵字: FPGA  立體視頻轉(zhuǎn)換  SDRAM  DVI  

          基于DSP的1553B總線系統(tǒng)設(shè)計與實(shí)現(xiàn)

          • 基于DSP的1553B總線系統(tǒng)設(shè)計與實(shí)現(xiàn),摘要:在研究1553B總線協(xié)議特點(diǎn)的基礎(chǔ)上,提出了一種基于DSP的1553B總線接口設(shè)計方案.詳細(xì)描述了硬件電路的實(shí)現(xiàn)及軟件驅(qū)動程序的編寫。在電路中采用DSPTMS320F2812為核心處理單元。BU-64843為1553B協(xié)議執(zhí)行元件,采
          • 關(guān)鍵字: DSP  FPGA  

          多相濾波的數(shù)字相干檢波原理及FPGA實(shí)現(xiàn)

          • 多相濾波是實(shí)現(xiàn)數(shù)字下變頻及數(shù)字相干檢波的關(guān)鍵技術(shù),是雷達(dá)、聲納和通信等系統(tǒng)中為數(shù)字信號處理提供高質(zhì)量的正交信號的有效手段。文中討論了多相濾波的基本原理,給出了采用多相濾波的方法對中頻帶限信號處理的仿真分析,并結(jié)合一款脈沖壓縮雷達(dá)中頻數(shù)字化接收機(jī)的實(shí)現(xiàn)方案進(jìn)行工程驗(yàn)證,結(jié)果表明,在技術(shù)指標(biāo)上可有效克服正交通道不一致問題,具有較高的應(yīng)用價值。
          • 關(guān)鍵字: FPGA  多相濾波  數(shù)字  相干檢波    

          基于FPGA的音樂播放控制電路設(shè)計

          • 基于FPGA的音樂播放控制電路設(shè)計,  隨著電子技術(shù)發(fā)展,電子電路的形式趨向復(fù)雜化,面對這一狀況,人們已經(jīng)清醒地認(rèn)識到,要分析和設(shè)計復(fù)雜的電子系統(tǒng)人工的方法已不適用。依靠傳統(tǒng)的實(shí)驗(yàn)教學(xué)已遠(yuǎn)不能滿足社會對高新技術(shù)人才的培養(yǎng)需要。本文就一個
          • 關(guān)鍵字: 控制  電路設(shè)計  播放  音樂  FPGA  基于  

          基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計

          • 基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計, 面對似乎層出不窮的新 I/O 標(biāo)準(zhǔn),目前嵌入式系統(tǒng)設(shè)計人員繼續(xù)依靠 FPGA 來部署系統(tǒng)日益重要的外部 I/O 接口,這點(diǎn)絲毫不足為奇。FPGA 可提供大量可配置的 I/O,能在適當(dāng) IP 基礎(chǔ)上支持幾乎無限多種高度復(fù)雜的 I/O
          • 關(guān)鍵字: I/O  設(shè)計  夾層  FPGA  FMC  標(biāo)準(zhǔn)  基于  

          基于ARM的可定制MCU可承擔(dān)FPGA的工作

          • 基于ARM的可定制MCU可承擔(dān)FPGA的工作,如今的產(chǎn)品生命周期可能短至六個月,因此在這種情況下要想取得定制ASIC的低成本、低功耗和高性能優(yōu)勢幾乎是不可能的。定制ASIC的設(shè)計周期通常要一年左右,這通常要比終端產(chǎn)品的生命周期還要長。另外,標(biāo)準(zhǔn)單元ASIC還
          • 關(guān)鍵字: ARM  MCU  FPGA  

          如何實(shí)現(xiàn)FPGA到DDR3 SDRAM存儲器的連接

          • 采用90nm工藝制造的DDR3 SDRAM存儲器架構(gòu)支持總線速率為600 Mbps-1.6 Gbps (300-800 MHz)的高帶寬,工作電壓低至1.5V,因此功耗小,存儲密度更可高達(dá)2Gbits。該架構(gòu)無疑速度更快,容量更大,單位比特的功耗更低,但問
          • 關(guān)鍵字: SDRAM  FPGA  DDR3  存儲器    

          基于FPGA的寬帶數(shù)字接收機(jī)變帶寬數(shù)字下變頻器設(shè)計

          • 摘 要: 基于FPGA芯片Stratix II EP2S60F672C4設(shè)計了一個適用于寬帶數(shù)字接收機(jī)的帶寬可變的數(shù)字下變頻器(VB-DDC)。該VB-DDC結(jié)合傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)與多相濾波結(jié)構(gòu)的優(yōu)點(diǎn),實(shí)現(xiàn)了對輸入中頻信號的高效高速處理,同
          • 關(guān)鍵字: FPGA  寬帶數(shù)字  接收機(jī)  帶寬    
          共6368條 296/425 |‹ « 294 295 296 297 298 299 300 301 302 303 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA:QuartusⅡ    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();