fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

基于DSP的圖象采集與處理系統(tǒng)的設(shè)計(jì)

　　0 引言　　圖像處理系統(tǒng)的一個(gè)關(guān)鍵問題就是數(shù)據(jù)量龐大，數(shù)據(jù)處理相關(guān)性高，實(shí)時(shí)實(shí)現(xiàn)比較困難。即使采用高速單片機(jī)也無法滿足實(shí)時(shí)處理的需求，而DSP芯片則具有速度快，信號(hào)處理功能強(qiáng)大，實(shí)時(shí)性好等特點(diǎn)，因此，將DSP用于圖像處理可使這一難題得到較好的解決。　　1 系統(tǒng)構(gòu)成　　本系統(tǒng)采用基于CameraLink接口的圖像輸出相機(jī)。DSP采用TI的TMS320C6711，這是一種高性能DSP處理器，其工作頻率為150 MHz，最大處理能力高達(dá)900MFLOps，該DSP既可滿足高速處理要求，又可滿足高
關(guān)鍵字： DSP 圖象采集與處理 Camera Link USB FPGA

2008年嵌入式設(shè)計(jì)調(diào)查結(jié)果：工程師很辛苦

　　Tech Insights/Embedded Systems Design 2008年嵌入式市場(chǎng)調(diào)研報(bào)告表明，嵌入式系統(tǒng)設(shè)計(jì)人員在2008年要參與更多項(xiàng)目的開發(fā)，按期完成開發(fā)任務(wù)是他們最大的問題，有一半以上（大于50%）的開發(fā)項(xiàng)目不能按期完成。? 　　調(diào)查結(jié)果表明：自2005年以來，2008年新項(xiàng)目對(duì)應(yīng)項(xiàng)目改進(jìn)的比例是這幾年中最高的。在所有開發(fā)項(xiàng)目中，新開發(fā)項(xiàng)目占46%，剩余54%為以往開發(fā)項(xiàng)目的升級(jí)和改進(jìn)。項(xiàng)目的改進(jìn)和升級(jí)主要是針對(duì)新的軟件特性（占81%），或因采用了新處理器（55%），
關(guān)鍵字：嵌入式設(shè)計(jì) 工程師商用OS 定制OS FPGA DSP MCU

一種機(jī)器人視覺系統(tǒng)模塊的設(shè)計(jì)

　　一、概述　　視覺技術(shù)是近幾十年來發(fā)展的一門新興技術(shù)。機(jī)器視覺可以代替人類的視覺從事檢驗(yàn)、目標(biāo)跟蹤、機(jī)器人導(dǎo)向等方面的工作，特別是在那些需要重復(fù)、迅速的從圖象中獲取精確信息的場(chǎng)合。盡管在目前硬件和軟件技術(shù)條件下，機(jī)器視覺功能還處于初級(jí)水平，但其潛在的應(yīng)用價(jià)值引起了世界各國(guó)的高度重視，發(fā)達(dá)國(guó)家如美國(guó)、日本、德國(guó)、法國(guó)等都投入了大量的人力物力進(jìn)行研究，近年來已經(jīng)在機(jī)器視覺的某些方面獲得了突破性的進(jìn)展，機(jī)器視覺在車輛安全技術(shù)、自動(dòng)化技術(shù)等應(yīng)用中也越來越顯示出其重要價(jià)值。本文根據(jù)最新的CMOS圖像采集芯片設(shè)
關(guān)鍵字：機(jī)器人機(jī)器視覺 CMOS 圖像傳感器 FPGA

分布式數(shù)據(jù)采集系統(tǒng)中的時(shí)鐘同步

　　引言　　隨著網(wǎng)絡(luò)技術(shù)的發(fā)展，各種分布式的網(wǎng)絡(luò)和局域網(wǎng)都得到了廣泛的應(yīng)用[1]。分布式數(shù)據(jù)采集系統(tǒng)廣泛應(yīng)用于船舶、飛機(jī)等采集數(shù)據(jù)多、實(shí)時(shí)性要求較高的地方。同步采集是這類分布式數(shù)據(jù)采集系統(tǒng)的一個(gè)重要要求，數(shù)據(jù)采集的實(shí)時(shí)性、準(zhǔn)確性和系統(tǒng)的高效性都要求系統(tǒng)能進(jìn)行實(shí)時(shí)數(shù)據(jù)通信。因此，分布式數(shù)據(jù)采集系統(tǒng)中的一個(gè)關(guān)鍵技術(shù)就是實(shí)現(xiàn)數(shù)據(jù)的同步傳輸。　　由于產(chǎn)生時(shí)鐘的晶振具有頻率漂移的特性，故對(duì)于具有多個(gè)采集終端的分布式系統(tǒng)，如果僅僅在系統(tǒng)啟動(dòng)時(shí)進(jìn)行一次同步，數(shù)據(jù)的同步傳輸將會(huì)隨著系統(tǒng)運(yùn)行時(shí)間的增長(zhǎng)而失步。因此時(shí)
關(guān)鍵字：數(shù)據(jù)采集分布式時(shí)鐘同步 FPGA

ATM流量控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)

　　0 引言　　ATM異步傳遞方式是建立在電路交換和分組交換基礎(chǔ)上的一種面向連接的快速分組交換技術(shù)，它采用定長(zhǎng)分組作為傳輸和交換的單位，并具有端到端QOS保證、完善的流量控制和擁塞控制，以及較好的技術(shù)綜合能力等優(yōu)勢(shì)，這些都是目前的IP技術(shù)所不及的。和傳統(tǒng)的STM電路相比，ATM技術(shù)對(duì)數(shù)據(jù)交換中猝發(fā)分組的適應(yīng)能力和傳輸線路的利用率都是很高的。雖然，由于靈活性和價(jià)格的原因，ATM技術(shù)沒有獲得預(yù)期的成功，但其流量控制機(jī)制對(duì)當(dāng)前變長(zhǎng)分組骨干網(wǎng)的流量控制還是具有重要的參考價(jià)值，所以有必要對(duì)ATM的流量控制及其實(shí)
關(guān)鍵字： IP核 ATM 流量控制器 CPLD FPGA

基于FPGA的通信系統(tǒng)基帶驗(yàn)證平臺(tái)的設(shè)計(jì)

　　1 引言　　在通信領(lǐng)域尤其是無線通信方面，隨著技術(shù)不斷更新和新標(biāo)準(zhǔn)的發(fā)布，設(shè)計(jì)者需要一個(gè)高速通用硬件平臺(tái)來實(shí)現(xiàn)并驗(yàn)證自己的通信系統(tǒng)和相關(guān)算法。FPGA(現(xiàn)場(chǎng)可編程門陣列)作為一種大規(guī)?？删幊踢壿嬈骷?，體系結(jié)構(gòu)和邏輯單元靈活、集成度高、適用范圍寬，并且設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)并可實(shí)時(shí)在線檢驗(yàn)，廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)。　　與傳統(tǒng)的DSP(數(shù)字信號(hào)處理器)或GPP(通用處理器)相比，F(xiàn)PGA在某些信號(hào)處理任務(wù)中表現(xiàn)出非常強(qiáng)的性能，具有高吞吐率、架構(gòu)和算法靈活、并行計(jì)
關(guān)鍵字： FPGA 通信基帶驗(yàn)證 DSP GPP

AES算法的快速硬件設(shè)計(jì)與實(shí)現(xiàn)

　　信息安全是計(jì)算機(jī)科學(xué)技術(shù)的熱點(diǎn)研究領(lǐng)域，數(shù)據(jù)加密則是信息安全的重要手段。隨著可編程技術(shù)的飛速發(fā)展及高速集成電路的不斷出現(xiàn)，采用FPGA實(shí)現(xiàn)加密算法已受到越來越廣泛的關(guān)注和重視[1][2]。與傳統(tǒng)的軟件加密方法相比，硬件加密的優(yōu)點(diǎn)是：(1)安全性好，不易被攻擊；(2)計(jì)算速度快，效率高；(3)成本低，性能可靠。加密系統(tǒng)中體現(xiàn)數(shù)據(jù)傳輸速度的一個(gè)重要性能指標(biāo)是數(shù)據(jù)吞吐量，計(jì)算公式為：(數(shù)據(jù)長(zhǎng)度M/時(shí)鐘個(gè)數(shù)N)×時(shí)鐘頻率F。提高數(shù)據(jù)吞吐量是改善加密系統(tǒng)性能的關(guān)鍵，也是加密算法硬件實(shí)現(xiàn)技術(shù)的重要內(nèi)容
關(guān)鍵字： FPGA AES 信息安全數(shù)據(jù)加密

FPGA協(xié)處理器的優(yōu)勢(shì)

FPGA協(xié)處理器的優(yōu)勢(shì),傳統(tǒng)的、基于通用DSP處理器并運(yùn)行由C語(yǔ)言開發(fā)的算法的高性能DSP平臺(tái)，正在朝著使用FPGA預(yù)處理器和/或協(xié)處理器的方向發(fā)展。這一最新發(fā)展能夠?yàn)楫a(chǎn)品提供巨大的性能、功耗和成本優(yōu)勢(shì)。
關(guān)鍵字：優(yōu)勢(shì) 處理器 FPGA

相同的硬件，不同的應(yīng)用

　　本文于2008年5月6日收到。Marcelle Douglas：擁有美國(guó)加州國(guó)立大學(xué)的計(jì)算機(jī)科學(xué)研究生學(xué)位。　　面對(duì)當(dāng)今電子設(shè)計(jì)行業(yè)的諸多壓力，電子設(shè)計(jì)人員應(yīng)該做些什么呢？將注意力放在產(chǎn)品智能上，并提升電子生態(tài)系統(tǒng)可能是最好的答案。器件連通性與硬件角色的變化密切相關(guān)，因此其重要性日益突顯。變幻莫測(cè)的電子市場(chǎng) 　　電子設(shè)計(jì)的樂趣到哪兒去了？這是大多數(shù)電子產(chǎn)品設(shè)計(jì)人員現(xiàn)在心中存在的疑問。他們必須了解比過去更多更新的科學(xué)技術(shù)，如果這還不夠的話，諸如制造業(yè)的全球化、離岸外包等較大規(guī)模的行業(yè)趨
關(guān)鍵字：電子設(shè)計(jì) 產(chǎn)品智能 FPGA 嵌入式 200807

數(shù)字拷貝機(jī)的FPGA設(shè)計(jì)

　　光盤拷貝機(jī)通常由一臺(tái)CD-ROM驅(qū)動(dòng)器、數(shù)臺(tái)CD-R或CD-RW刻錄機(jī)和一個(gè)拷貝控制器組成。拷貝控制器首先從CD-ROM驅(qū)動(dòng)器中讀出源盤數(shù)據(jù)，然后將數(shù)據(jù)流分多路傳輸?shù)礁鱾€(gè)刻錄機(jī)，控制所有的刻錄機(jī)同步刻錄CD-R光盤。目前市場(chǎng)上的光盤拷貝機(jī)主要有聯(lián)機(jī)拷貝機(jī)、脫機(jī)拷貝機(jī)和自動(dòng)拷貝機(jī)三種類型。　　(1)聯(lián)機(jī)拷貝機(jī) 　　聯(lián)機(jī)光盤拷貝機(jī)由一臺(tái)通用PC機(jī)和一個(gè)裝有SCSI接口刻錄機(jī)的塔式機(jī)箱組成，塔箱與PC機(jī)之間用SCSI電纜相連。聯(lián)機(jī)拷貝機(jī)使用PC機(jī)作為光盤拷貝機(jī)控制器，并利用專門的CD-R拷貝軟件將刻錄
關(guān)鍵字： FPGA 數(shù)字拷貝機(jī) CPLD CPU DMA

基于NiosII的多通道PWM信號(hào)測(cè)量/產(chǎn)生器節(jié)點(diǎn)設(shè)計(jì)

針對(duì)于列車控制系統(tǒng)半實(shí)物仿真平臺(tái)測(cè)速測(cè)距模塊的多通道PWM信號(hào)測(cè)量/產(chǎn)生的要求，提出了一種利用NiosII軟核處理器替代通訊用MCU的智能多通道PWM信號(hào)測(cè)量/產(chǎn)生器的設(shè)計(jì)方案。
關(guān)鍵字： NiosII PWM FPGA SOPC 200807

基于FPGA的QPSK及OQPSK信號(hào)調(diào)制和解調(diào)電路設(shè)計(jì)

　　0 引言　　調(diào)制識(shí)別技術(shù)在軍事、民用領(lǐng)域都有十分廣泛的應(yīng)用價(jià)值，近年來一直受到人們的關(guān)注。隨著更多調(diào)制方式的使用，調(diào)制識(shí)別技術(shù)也在不斷向前發(fā)展，并應(yīng)用于各個(gè)領(lǐng)域。　　數(shù)字調(diào)制信號(hào)又稱為鍵控信號(hào)，調(diào)制過程可用鍵控的方法由基帶信號(hào)對(duì)載頻信號(hào)的振幅、頻率及相位進(jìn)行調(diào)制。這種調(diào)制的最基本方法有3種：振幅鍵控(ASK)、頻移鍵控(FSK)、相移鍵控(PSK)。根據(jù)所處理的基帶信號(hào)的進(jìn)制不同，它們可分為二進(jìn)制和多進(jìn)制調(diào)制(M進(jìn)制)。多進(jìn)制數(shù)字調(diào)制與二進(jìn)制相比，其頻譜利用率更高。其中QPSK(即4PSK)是
關(guān)鍵字： FPGA 數(shù)字調(diào)制信號(hào) 調(diào)制識(shí)別 QPSK

Flash外部配置器件在SOPC中的應(yīng)用

　　1 Flash在SOPC中的作用　　Flash在SOPC中的作用主要表現(xiàn)在兩方面：一方面，可用Flash來保存FPGA的配置文件，從而可以省去EPCS芯片或解決EPCS芯片容量不夠的問題。當(dāng)系統(tǒng)上電后，從Flash中讀取配置文件，對(duì)FPGA進(jìn)行配置。另一方面，可用Flash來保存用戶程序。對(duì)于較為復(fù)雜的SOPC系統(tǒng)，用戶程序一般較大，用EPCS來存儲(chǔ)是不現(xiàn)實(shí)的。系統(tǒng)完成配置后，將Flash中的用戶程序轉(zhuǎn)移到外接RAM或片內(nèi)配置生成的RAM中，然后系統(tǒng)開始運(yùn)行。　　2 Flash編程的實(shí)現(xiàn) 　
關(guān)鍵字： FPGA SOPC Flash RAM NiosII

基于FPGA的核物理實(shí)驗(yàn)定標(biāo)器的設(shè)計(jì)與實(shí)現(xiàn)

　　定標(biāo)器在大學(xué)實(shí)驗(yàn)中有很廣泛的應(yīng)用，其中近代物理實(shí)驗(yàn)中的核物理實(shí)驗(yàn)里就有2個(gè)實(shí)驗(yàn)（G-M計(jì)數(shù)管和β吸收）要用到高壓電源和定標(biāo)器，而目前現(xiàn)有的設(shè)備一般使用的是分立元器件，已嚴(yán)重老化，高壓極不穩(wěn)定，維護(hù)也較為困難；另一方面在許多常用功能上明顯欠缺，使得學(xué)生的實(shí)驗(yàn)課難以維持。為此我們提出了一種新的設(shè)計(jì)方案：采用EDA進(jìn)行結(jié)構(gòu)設(shè)計(jì)，充分發(fā)揮FPGA（Field Programmable Gate Array）技術(shù)的集成特性，拋棄原電路中眾多晶體管，成功地對(duì)系統(tǒng)中的大量處理電路進(jìn)行了簡(jiǎn)化和集約，提高了儀
關(guān)鍵字： FPGA 定標(biāo)器核物理實(shí)驗(yàn) G-M

基于ADPCM算法的汽車智能語(yǔ)音報(bào)警系統(tǒng)的設(shè)計(jì)

　　1 前言　　為了防止汽車發(fā)生交通事故，當(dāng)汽車智能檢測(cè)裝置探測(cè)到前方有危險(xiǎn)時(shí)，必須向駕駛員發(fā)出警告信息。語(yǔ)音報(bào)警向駕駛員明確提示危險(xiǎn)，以便駕駛員能及時(shí)準(zhǔn)確地采取措施。因此，本文提出數(shù)字語(yǔ)音處理技術(shù)，先將各種狀況的報(bào)警信息進(jìn)行數(shù)字化采集、存儲(chǔ)，遇到危險(xiǎn)時(shí)，將判斷危險(xiǎn)類型并自動(dòng)選擇播放存儲(chǔ)的報(bào)警信息。由于語(yǔ)音信息量大，直接存儲(chǔ)需占用龐大的存儲(chǔ)空間，為此，本文采用FPGA實(shí)現(xiàn)ADPCM(Adaptive Differential Pulse CodeModulation，自適應(yīng)差分脈沖編碼調(diào)制)編解碼器設(shè)
關(guān)鍵字：汽車語(yǔ)音報(bào)警 ADPCM FPGA 單片機(jī)