fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

PLD/FPGA新手入門

PLD是可編程邏輯器件（Programable Logic Device）的簡(jiǎn)稱，F(xiàn)PGA是現(xiàn)場(chǎng)可編程門陣列（Field Programable Gate Array)的簡(jiǎn)稱，兩者的功能基本相同，只是實(shí)現(xiàn)原理略有不同，所以我們有時(shí)可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或PLD/FPGA。 PLD是電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的一項(xiàng)技術(shù)，它的影響絲毫不亞于70年代單片機(jī)的發(fā)明和使用。 PLD能做什么呢？可以毫不夸張的講，PLD能完成任何數(shù)字器件的功能，上至高性能CPU,下至簡(jiǎn)單的74
關(guān)鍵字： PLD FPGA 入門

ADS8344和FPGA的高精度數(shù)據(jù)采集前端

　　數(shù)據(jù)采集在工業(yè)測(cè)試系統(tǒng)中是一個(gè)很重要的環(huán)節(jié)，其精確性和可靠性是至關(guān)重要的。本文闡述的數(shù)據(jù)采集系統(tǒng)精度高達(dá)16位，能夠?qū)?個(gè)外部模擬通道進(jìn)行A/D采樣，最大模擬輸入信號(hào)范圍達(dá)到-15～+15V。該系統(tǒng)具有限幅保護(hù)功能，程序編寫簡(jiǎn)便，能夠?qū)崿F(xiàn)對(duì)遠(yuǎn)端數(shù)據(jù)的采集和傳輸。　　1 系統(tǒng)硬件設(shè)計(jì) 　　數(shù)據(jù)采集系統(tǒng)框圖如圖1所示。　　 ? 　　圖中，A/D轉(zhuǎn)換器采用了TI公司的16位逐次逼近型ADS8344;FPGA主要用于控制ADC的啟動(dòng)、停止和查詢ADC狀態(tài)等，同時(shí)對(duì)數(shù)據(jù)進(jìn)行高速數(shù)據(jù)緩
關(guān)鍵字： ADS8344 FPGA 數(shù)據(jù)采集

基于FPGA和DSP的高速瞬態(tài)信號(hào)檢測(cè)系統(tǒng)

　　引言　　目前國(guó)內(nèi)急需一種能夠?qū)﹄娀鸸て返陌l(fā)火過(guò)程進(jìn)行實(shí)時(shí)無(wú)損耗監(jiān)測(cè)的方法和手段，并根據(jù)監(jiān)測(cè)結(jié)果對(duì)火工品的可靠性進(jìn)行準(zhǔn)確的判決和認(rèn)證，解決科研和生產(chǎn)過(guò)程中的具體問(wèn)題。本系統(tǒng)采用感應(yīng)式線圈作為非接觸式啟爆電流的啟爆裝置，并采用高速A/D、FPGA、DSP等先進(jìn)的集成電路實(shí)現(xiàn)了電火工品的無(wú)損耗檢測(cè)。其主要目的是：第一，解決電火工品可靠性試驗(yàn)中微秒級(jí)瞬態(tài)信號(hào)的檢測(cè)、處理和存儲(chǔ)技術(shù);第二，為可靠性試驗(yàn)提供一種在線的無(wú)損耗實(shí)時(shí)檢測(cè)系統(tǒng)，以便對(duì)電火工品的發(fā)火全過(guò)程進(jìn)行監(jiān)測(cè);第三，為電火工品的發(fā)火可靠性認(rèn)證和評(píng)
關(guān)鍵字： FPGA DSP A/D

使用VHDL語(yǔ)言設(shè)計(jì)FPGA的幾個(gè)常見(jiàn)問(wèn)題的探討

?????? 詳細(xì)討論了在MAX plusⅡ開(kāi)發(fā)平臺(tái)下使用VHDL硬件描述語(yǔ)言設(shè)計(jì)現(xiàn)場(chǎng)可編程門陣列(FP-GA)時(shí)常見(jiàn)的三個(gè)問(wèn)題：等占空比分頻電路、延時(shí)任意量的延時(shí)電路、雙向電路。 ????? 1 引言 ??? ?????? 隨著EDA技術(shù)的發(fā)展，使用硬件語(yǔ)言設(shè)計(jì)可編程邏輯器件(PLD)/現(xiàn)場(chǎng)可編程門陣
關(guān)鍵字： VHDL FPGA 問(wèn)題

基于FPGA的鎖相環(huán)位同步提取電路設(shè)計(jì)

　　概述　　同步是通信系統(tǒng)中一個(gè)重要的問(wèn)題。在數(shù)字通信中，除了獲取相干載波的載波同步外，位同步的提取是更為重要的一個(gè)環(huán)節(jié)。因?yàn)橹挥写_定了每一個(gè)碼元的起始時(shí)刻，才能對(duì)數(shù)字信息作出正確的判決。利用全數(shù)字鎖相環(huán)可直接從接收到的單極性不歸零碼中提取位同步信號(hào)。　　一般的位同步電路大多采用標(biāo)準(zhǔn)邏輯器件按傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)方法構(gòu)成，具有功耗大，可靠性低的缺點(diǎn)。用FPGA設(shè)計(jì)電路具有很高的靈活性和可靠性，可以提高集成度和設(shè)計(jì)速度，增強(qiáng)系統(tǒng)的整體性能。本文給出了一種基于fpga的數(shù)字鎖相環(huán)位同步提取電路。　　數(shù)
關(guān)鍵字： FPGA 鎖相環(huán) 分頻器

PLD公司三極化形成

可編程邏輯器件（PLD）在與ASIC之激戰(zhàn)中已經(jīng)告捷：每年開(kāi)始PLD設(shè)計(jì)的項(xiàng)目數(shù)目遠(yuǎn)遠(yuǎn)高于ASIC項(xiàng)目開(kāi)工數(shù)。同時(shí)，PLD廠家之間也發(fā)生微妙的變化，由崛起時(shí)的爭(zhēng)強(qiáng)好斗和互不相讓，漸漸找到了各自的落腳點(diǎn)。目前看來(lái)，Xilinx的產(chǎn)品穩(wěn)居65nm FPGA市場(chǎng)，Altera最大的量產(chǎn)在90nm FPGA，Actel憑低功耗0.13微米FPGA在對(duì)功耗要求苛刻的領(lǐng)域站穩(wěn)了腳跟。昔日的兩個(gè)龐然大物——Xilinx和Altera之間拉開(kāi)了距離，同時(shí)小型FPGA廠商如Actel躍躍欲試，漸漸跳
關(guān)鍵字： PLD FPGA ASIC

Xilinx屢獲殊榮的65nm Virtex-5系列新增三款器件

　　賽靈思公司宣布為其屢獲殊榮的65nm Virtex?-5 LX 和 LXT FPGA平臺(tái)增加三款新型小尺寸封裝器件，以滿足新興市場(chǎng)對(duì)可編程邏輯器件成本和密度的要求。其中邏輯優(yōu)化的LX平臺(tái)增加了Virtex-5 LX155器件，Virtex-5 LXT平臺(tái)則增加了LX20T以及LX155T器件，外加帶有低功率收發(fā)器的小尺寸 19mm FF323封裝。這些新增器件將支持工業(yè)網(wǎng)絡(luò)、醫(yī)療影像、馬達(dá)控制、國(guó)防和高性能計(jì)算應(yīng)用等領(lǐng)域實(shí)現(xiàn)更高水平的成本優(yōu)化。　　“由于Virtex-5系
關(guān)鍵字：賽靈思 FPGA 可編程邏輯器件

Altera的Stratix II GX FPGA提供50-Gbps SFI-5接口

　　Altera公司宣布，帶有嵌入式收發(fā)器的Stratix? II GX FPGA支持SERDES成幀器接口Level 5 (SFI-5)標(biāo)準(zhǔn)，為高性能光通信應(yīng)用提供40至50-Gbps接口。SFI-5規(guī)范是芯片至芯片標(biāo)準(zhǔn)，保證了前向糾錯(cuò)(FEC)技術(shù)、成幀器以及業(yè)界最佳光轉(zhuǎn)發(fā)器之間的通用性。硬件測(cè)試驗(yàn)證了Stratix II GX FPGA符合SFI-5標(biāo)準(zhǔn)，其20個(gè)高速串行收發(fā)器通道的數(shù)據(jù)速率在600 Mbps至6.375 Gbps之間，很容易滿足SFI-5接口要求。　　SFI-5光互聯(lián)論
關(guān)鍵字： Altera FPGA 芯片

基于SOPC的工業(yè)大型吊車吊鉤位置測(cè)量的設(shè)計(jì)

本文提出了應(yīng)用FPGA和編碼器實(shí)現(xiàn)基于SOPC的工業(yè)吊車吊鉤的位置測(cè)量。該設(shè)計(jì)通過(guò)對(duì)于相關(guān)編碼器輸出信號(hào)的采集處理實(shí)現(xiàn)了對(duì)于吊鉤垂直距離的測(cè)量，并且對(duì)于在應(yīng)用實(shí)踐中的問(wèn)題進(jìn)行了討論。
關(guān)鍵字： SOPC FPGA 位置測(cè)量

Actel的 ProASIC3L系列實(shí)現(xiàn)低功耗高速度和低成本之間的平衡

　　Actel公司進(jìn)一步擴(kuò)展其業(yè)界領(lǐng)先的低功耗可編程解決方案組合，面向高性能及對(duì)功耗敏感的系統(tǒng)設(shè)計(jì)人員推出ProASIC3L系列現(xiàn)場(chǎng)可編程門陣列 (FPGA)。相比前一代ProASIC3 FPGA，新推出的以 Flash為基礎(chǔ)的FPGA系列可以在高達(dá)350MHz的工作頻率下大幅降低功耗，能分別對(duì)動(dòng)態(tài)和靜態(tài)功耗降低達(dá)40% 和 90%，從而為工業(yè)、醫(yī)療和科研等高性能市場(chǎng)領(lǐng)域的設(shè)計(jì)人員提供高速度、低功耗及低成本的靈活且功能豐富的解決方案。ProASIC3L系列還支持FPGA優(yōu)化32位ARM Cortex-M1
關(guān)鍵字： Actel 可編程 FPGA

基于FPGA的數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn)

　　在信息信號(hào)處理過(guò)程中,如對(duì)信號(hào)的過(guò)濾、檢測(cè)、預(yù)測(cè)等,都要使用到濾波器,數(shù)字濾波器是數(shù)字信號(hào)處理中使用最廣泛的一種方法,常用的數(shù)字濾波器有無(wú)限長(zhǎng)單位脈沖響應(yīng)（IIR）濾波器和有限長(zhǎng)單位脈沖響應(yīng)（FIR）濾波器兩種[1]。對(duì)于應(yīng)用設(shè)計(jì)者,由于開(kāi)發(fā)速度和效率的要求很高,短期內(nèi)不可能全面了解數(shù)字濾波器相關(guān)的優(yōu)化技術(shù),需要花費(fèi)很大的精力才能使設(shè)計(jì)出的濾波器在速度、資源利用、性能上趨于較優(yōu)。而采用調(diào)試好的IP核需要向Altera公司購(gòu)買。本文采用了一種基于DSP Builder的FPGA設(shè)計(jì)方法,以一個(gè)低通的16
關(guān)鍵字： FPGA 數(shù)字濾波器

TD-SCDMA系統(tǒng)基帶處理的DSP+FPGA實(shí)現(xiàn)方案

本文首先介紹TD-SCDMA系統(tǒng)無(wú)線信道的基帶發(fā)送方案，說(shuō)明其對(duì)多媒體業(yè)務(wù)的支持及實(shí)現(xiàn)的復(fù)雜性。然后，從硬件實(shí)現(xiàn)角度，進(jìn)行了DSP和FPGA的性能比較，提出DSP+FPGA基帶發(fā)送的實(shí)現(xiàn)方案，并以基站分系統(tǒng)(BTS)的發(fā)送單元為例，具體給出了該實(shí)現(xiàn)方案在下行無(wú)線信道基帶發(fā)送單元中的應(yīng)用。
關(guān)鍵字： TD-SCDMA，DSP+FPGA

Altera發(fā)售業(yè)界容量最大的FPGA，具有340K邏輯單元

　　Altera公司宣布開(kāi)始提供業(yè)界容量最大的FPGA。Altera 65-nm Stratix? III系列的型號(hào)之一EP3SL340具有業(yè)界最大的340K邏輯單元(LE)容量，支持DDR3存儲(chǔ)器，接口速率超過(guò)1067 Mbps，功耗在所有的大容量、高性能邏輯器件(PLD)中是最低的。Stratix III FPGA是各類最終市場(chǎng)多種應(yīng)用的理想解決方案，包括通信、計(jì)算機(jī)、存儲(chǔ)以及軍事和航空航天等領(lǐng)域。
關(guān)鍵字： Altera FPGA 存儲(chǔ)器

提高ASIC驗(yàn)證的速度與可視性

　　前言　　高性能、高容量FPGA在ASIC/SoC原型設(shè)計(jì)及系統(tǒng)兩方面的應(yīng)用持續(xù)增長(zhǎng)。這些設(shè)計(jì)通常包括硬件及嵌入式軟件(也可能包括應(yīng)用軟件)的復(fù)雜組合，這給系統(tǒng)驗(yàn)證帶來(lái)了巨大負(fù)擔(dān)，原因是檢測(cè)、隔離、調(diào)試及校正故障要比最初設(shè)計(jì)所花費(fèi)的時(shí)間、資金和工程資源多得多。　　由于軟硬件之間交互作用相當(dāng)復(fù)雜且無(wú)法預(yù)見(jiàn)，僅僅是找到深藏于系統(tǒng)中的故障就需要進(jìn)行長(zhǎng)時(shí)間的測(cè)試序列，而且隨后的調(diào)試過(guò)程還需要花費(fèi)更多的時(shí)間及精力。另外，如果驗(yàn)證測(cè)試使用視頻流等實(shí)際數(shù)據(jù)時(shí)，那么間發(fā)故障將很難(如果并非不可能)重現(xiàn)。　　
關(guān)鍵字： FPGA ASIC 模擬器

TMS320C61416 EMIF下雙FPGA加載設(shè)計(jì)

　　基于SRAM結(jié)構(gòu)的FPGA容量大，可重復(fù)操作，應(yīng)用相當(dāng)廣泛;但其結(jié)構(gòu)類似于SRAM，掉電后數(shù)據(jù)丟失，因此每次上電時(shí)都需重新加載。　　目前實(shí)現(xiàn)加載的方法通常有兩種：一種是用專用Cable通過(guò)JTAG口進(jìn)行數(shù)據(jù)加載，另一種是外掛與該FPGA廠商配套的PROM芯片。前者需要在PC機(jī)上運(yùn)行專用的加載軟件，直接下載到FPGA片內(nèi)，所以掉電數(shù)據(jù)仍然會(huì)丟失，只適用于FPGA調(diào)試階段而不能應(yīng)用于工業(yè)現(xiàn)場(chǎng)的數(shù)據(jù)加載。　　后者雖然可以解決數(shù)據(jù)丟失問(wèn)題，但這種專用芯片成本較高，供貨周期也較長(zhǎng)(一般大于2個(gè)月)，使F
關(guān)鍵字： SRAM TMS320C61416 FPGA