fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

基于FPGA設(shè)計(jì)安全的汽車通信網(wǎng)絡(luò)

　　汽車工業(yè)正在經(jīng)歷一場(chǎng)無線技術(shù)革命，但安全威脅不解決，則可能削弱這塊新興的市場(chǎng)。由于高速網(wǎng)絡(luò)連接正設(shè)法進(jìn)入汽車領(lǐng)域，設(shè)計(jì)師面臨新通信標(biāo)準(zhǔn)實(shí)施的挑戰(zhàn)。許多已經(jīng)習(xí)慣于漫長(zhǎng)開發(fā)周期的設(shè)計(jì)師, 現(xiàn)在則在為迅速給新型車輛配備用戶需求的電子設(shè)備而進(jìn)行競(jìng)爭(zhēng)。為調(diào)整上市時(shí)間并駕馭出現(xiàn)的多個(gè)標(biāo)準(zhǔn)，設(shè)計(jì)師正轉(zhuǎn)向采用FPGA(現(xiàn)場(chǎng)可編程門陣列)。遺憾的是，由于汽車工業(yè)匆忙采用下一代基于fpga的汽車遠(yuǎn)程信息系統(tǒng)，幾乎沒有設(shè)計(jì)師能夠充分明白他們選擇的fpga在安全上意味著什么。構(gòu)建安全的網(wǎng)絡(luò)首先要設(shè)計(jì)安全的系統(tǒng)，而且選擇適當(dāng)?shù)?/li>
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 汽車通信網(wǎng)絡(luò) MCU和嵌入式微處理器

致力推動(dòng)FPGA深入高校教育，Altera舉辦全國(guó)大學(xué)教師會(huì)議

近日，Altera公司在清華大學(xué)拉開了全國(guó)大學(xué)教師會(huì)議的序幕，來自全國(guó)118所高校的近300名教師、Altera公司高層參加了這一為期兩天的學(xué)術(shù)盛會(huì)。這已是Altera公司第五次舉辦的全國(guó)范圍內(nèi)的大學(xué)教師會(huì)議。自2003年以來，Altera公司一年一度的大學(xué)教師會(huì)議，將全國(guó)各大高校的教師匯聚一堂，通過若干專題研討會(huì)以及經(jīng)驗(yàn)交流，讓廣大高校老師對(duì)可編程邏輯技術(shù)的發(fā)展及其在大學(xué)課程中的應(yīng)用有更深入的了解，對(duì)課程設(shè)置的改革有更清晰的概念，為高校教師的應(yīng)用教學(xué)搭建起交流學(xué)習(xí)的平臺(tái)。在今年
關(guān)鍵字： FPGA Altera

致力推動(dòng)FPGA深入高校教育，Altera舉辦全國(guó)大學(xué)教師會(huì)議

關(guān)鍵字： FPGA Altera舉辦全國(guó)大學(xué)教師會(huì)議

基于FPGA+PCI的并行計(jì)算平臺(tái)實(shí)現(xiàn)

　　當(dāng)前對(duì)于各種加密算法.除了有針對(duì)性的破解算法，最基本的思想就是窮舉密鑰進(jìn)行匹配，通常稱為暴力破解算法。由于暴力破解算法包含密鑰個(gè)數(shù)較多，遍歷的時(shí)間超過實(shí)際可接受的范圍。如果計(jì)算速度提高到足夠快。這種遍歷的算法因結(jié)構(gòu)設(shè)計(jì)簡(jiǎn)便而具有實(shí)際應(yīng)用的前景。　　PCI總線(外設(shè)互聯(lián)總線)與傳統(tǒng)的總線標(biāo)準(zhǔn)——ISA總線(工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線)相比，具有更高的傳輸率(132MBps)、支持32位處理器及DMA和即插即用等優(yōu)點(diǎn)，用于取代ISA總線而成為目前臺(tái)式計(jì)算機(jī)的事實(shí)I/O總線標(biāo)準(zhǔn)，在普通PC機(jī)和工控機(jī)上有著廣泛的應(yīng)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA PCI 并行計(jì)算 MCU和嵌入式微處理器

基于FPGA的分布式算法FIR濾波器設(shè)計(jì)

　　引言　　FIR(finite impulse response)濾波器是數(shù)字信號(hào)處理系統(tǒng)中最基本的元件，它可以在保證任意幅頻特性的同時(shí)具有嚴(yán)格的線性相頻特性，同時(shí)其單位沖激響應(yīng)是有限的，沒有輸入到輸出的反饋，是穩(wěn)定的系統(tǒng)。因此，F(xiàn)IR濾波器在通信、圖像處理、模式識(shí)別等領(lǐng)域都有著廣泛的應(yīng)用。　　目前FIR濾波器的硬件實(shí)現(xiàn)有以下幾種方式：　　一種是使用單片通用數(shù)字濾波器集成電路，這種電路使用簡(jiǎn)單，但是由于字長(zhǎng)和階數(shù)的規(guī)格較少，不易完全滿足實(shí)際需要。雖然可采用多片擴(kuò)展來滿足要求，但會(huì)增加體積和
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FIR FPGA 濾波器 MCU和嵌入式微處理器

FPGA奔向45納米

　　Altera公司技術(shù)開發(fā)副總裁Mojy Chian博士來到北京，在媒體座談會(huì)上介紹了該公司45nm IC開發(fā)的情況。他說，45nm相對(duì)65nm的優(yōu)勢(shì)要比65nm相對(duì)90nm的優(yōu)勢(shì)更大，同時(shí)開發(fā)難度也更高。Altera通過選擇正確的合作伙伴、采用“第一片硅投產(chǎn)”的方法以及協(xié)作設(shè)計(jì)和工藝開發(fā)的方式來實(shí)現(xiàn)2008年45nm FPGA的生產(chǎn)。　　那個(gè)叫Moore的人真幸運(yùn)。他沒有發(fā)現(xiàn)真正的物理定律。他只不過總結(jié)并預(yù)測(cè)了半導(dǎo)體產(chǎn)業(yè)的發(fā)展規(guī)律，但他可能比大多數(shù)發(fā)現(xiàn)真正定律的物理學(xué)家都著名。說他幸運(yùn)，是因?yàn)槟莻€(gè)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 45納米 IC 模擬IC

C語(yǔ)言平臺(tái)　縮短SoC前期設(shè)計(jì)時(shí)間

　　在設(shè)計(jì)上能減少結(jié)構(gòu)探索時(shí)間的C語(yǔ)言平臺(tái)，在結(jié)構(gòu)上如何以新思考突破? 　　以往半導(dǎo)體業(yè)者大多使用FPGA(Field Programmable Gate Array)製作樣品(Prototype)，接著鎖定幾項(xiàng)晶片重要規(guī)格，依此找出最適合該晶片的結(jié)構(gòu)，這種方式最大缺點(diǎn)是作業(yè)時(shí)間非常冗長(zhǎng)。然而，C語(yǔ)言平臺(tái)的設(shè)計(jì)方式則是，利用軟體模擬分析檢討晶片結(jié)構(gòu)，以往FPGA平臺(tái)的樣品，大約需要半年左右的結(jié)構(gòu)探索時(shí)間，如果採(cǎi)用C語(yǔ)言平臺(tái)的設(shè)計(jì)方式，只需要花費(fèi)約2周~1個(gè)月的時(shí)間。　　目前開發(fā)最快的是日本沖電氣，以
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) C語(yǔ)言 SoC FPGA MCU和嵌入式微處理器

FPGA在語(yǔ)音存儲(chǔ)與回放系統(tǒng)中的應(yīng)用

　　1 引言　　隨著數(shù)字信號(hào)處理器、超大規(guī)模集成電路的高速發(fā)展，語(yǔ)音記錄技術(shù)已從模擬錄音階段過渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中，壓縮后的語(yǔ)音數(shù)據(jù)有些存儲(chǔ)在硬盤中，有些存儲(chǔ)在帶有掉電保護(hù)功能的RAM或FLASH存儲(chǔ)器中。筆者介紹的語(yǔ)音存儲(chǔ)與回放系統(tǒng)，未使用專用的語(yǔ)音處理芯片，不需要擴(kuò)展接口電路，只利用FPGA作為核心控制器，就能完成語(yǔ)音信號(hào)的數(shù)字化處理，即實(shí)現(xiàn)語(yǔ)音的存儲(chǔ)與回放。　　2 系統(tǒng)總體結(jié)構(gòu) 　　數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)的基本工作原理是將模擬語(yǔ)音信號(hào)通過模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號(hào)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 語(yǔ)音存儲(chǔ) MCU和嵌入式微處理器

基于FPGA的32 Kbit/s CVSD語(yǔ)音編解碼器的實(shí)現(xiàn)

　　64 Kbit/s的A律或μ律的對(duì)數(shù)壓擴(kuò)PCM編碼在大容量的光纖通信系統(tǒng)和數(shù)字微波系統(tǒng)中已得到廣泛應(yīng)用，但由于占用較大的傳輸帶寬和具有復(fù)雜的成幀結(jié)構(gòu)，PCM編碼不適合無線語(yǔ)音系統(tǒng)的應(yīng)用。連續(xù)可變斜率增量(Continuously Variable Slope Delta，CVSD)調(diào)制以其較低的應(yīng)用難度、成本和編碼速率，較好的語(yǔ)音質(zhì)量廣泛應(yīng)用于戰(zhàn)術(shù)通信網(wǎng)、衛(wèi)星通信、藍(lán)牙等無線語(yǔ)音傳輸領(lǐng)域。近年來FPGA不斷發(fā)展演化，并在構(gòu)架方面針對(duì)DSP應(yīng)用有了顯著增強(qiáng)。這些增強(qiáng)使得FPGA能夠支持各領(lǐng)域的眾多復(fù)雜D
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA CVSD 語(yǔ)音編解碼器 MCU和嵌入式微處理器

基于FPGA的32Kbit/s CVSD語(yǔ)音編解碼器的實(shí)現(xiàn)

筆者結(jié)合FPGA的靈活性、強(qiáng)大的數(shù)字信號(hào)處理能力、較短的開發(fā)周期，提出了基于FPGA的32 Kbit/s CVSD語(yǔ)音編解碼器。
關(guān)鍵字： FPGA CVSD Kbit 32

采用AVR單片機(jī)對(duì)FPGA進(jìn)行配置

Altera公司的ACEX、FLEX等系列的FPGA芯片應(yīng)用廣泛，但其FPGA基于SRAM結(jié)構(gòu)，決定電路邏輯功能的編程數(shù)據(jù)存儲(chǔ)于SRAM中。由于SRAM的易失性，每次上電時(shí)必須重新把編程數(shù)據(jù)裝載到SRAM中，這一過程就是FPGA的配置過程。FPGA的配置分為主動(dòng)式和被動(dòng)式。在主動(dòng)模式下，F(xiàn)PGA上電后主動(dòng)將配置數(shù)據(jù)從專用的EPROM(如EPC1，EPC2等)加載到SRAM中。被動(dòng)模式下，F(xiàn)PGA為從屬器件，由相應(yīng)的控制電路或微處理器控制配置過程，包括通過下載
關(guān)鍵字：單片機(jī) FPGA MCU和嵌入式微處理器

FPGA的堆疊封裝，欲革背板與SoC的命

　　FPGA最基本的應(yīng)用是橋接。隨著FPGA的門數(shù)不斷提高，雄心勃勃的FPGA巨頭們?cè)缫巡粷M足這些，他們向著信號(hào)處理、互聯(lián)性和高速運(yùn)算方向發(fā)展。未來，F(xiàn)PGA還有望與模擬和存儲(chǔ)器廠商合作，做出SIP（堆疊封裝）。　　最近，筆者訪問了Xilinx公司的CTO Ivo Bolsens，他說未來的FPGA一方面是在功耗、性能、價(jià)格方面進(jìn)行不停地改進(jìn)，未來將出現(xiàn)革命性的變化就是利用推迭封裝（SIP），一個(gè)封裝里面放多個(gè)裸片的技術(shù)，那么FPGA平臺(tái)可能就會(huì)成為一個(gè)標(biāo)準(zhǔn)的、虛擬的SoC（Virtual SoC）的
關(guān)鍵字： FPGA SoC MCU和嵌入式微處理器

基于FPGA的計(jì)算機(jī)防視頻信息泄漏系統(tǒng)設(shè)計(jì)

　　假如顯示終端為數(shù)字微鏡DMD(Digital MicromirrorDevice)顯示器。該顯示器將計(jì)算機(jī)每個(gè)像素點(diǎn)的圖像信號(hào)經(jīng)過數(shù)字光處理DLP(Digital Light Processing)后，存入SDRAM雙向緩存器，當(dāng)一幀圖像接收完畢時(shí)，內(nèi)部數(shù)據(jù)處理電路同時(shí)激發(fā)各像素點(diǎn)對(duì)應(yīng)的微鏡運(yùn)動(dòng)，完成一幀圖像的顯示。DMD顯示器峰值數(shù)字驅(qū)動(dòng)電壓不超過33.5V，電磁輻射很低，且各微鏡片同時(shí)驅(qū)動(dòng)，形成相互干擾的向外輻射信號(hào)，解碼難度極大，從而使其成為無信息泄漏的顯示器。此時(shí)，視頻電纜的輻射在整個(gè)視頻通路
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 視頻信息 MCU和嵌入式微處理器

嵌入式系統(tǒng)中從串配置FPGA的實(shí)現(xiàn)

　　本文主要論述在ARM嵌入式系統(tǒng)中如何實(shí)現(xiàn)FPGA從串配置的方法，將系統(tǒng)程序及配置數(shù)據(jù)存儲(chǔ)在系統(tǒng)Flash中，利用ARM的通用I/O口產(chǎn)生配置時(shí)序，省去專用的配置PROM。　　文中ARM微處理器采用samsung公司的ARM7TDMI系列中的S3C4480X，F(xiàn)PGA采用xilinx 　　公司spartan3E系列中的XC3S100E，詳細(xì)討論FPGA的從串配置的時(shí)序，同時(shí)論述S3C4480X從串配置spartan3E系列FPGA的軟、硬件實(shí)現(xiàn)方法。實(shí)踐證明，該方法在成本、體積、靈活性上均具有優(yōu)勢(shì)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 嵌入式 FPGA MCU和嵌入式微處理器

基于FPGA的TDI－CCD時(shí)序電路的設(shè)計(jì)

文中較為詳細(xì)地介紹了TDI-CCD的結(jié)構(gòu)和工作原理，并根據(jù)工程項(xiàng)目所使用的IL－E2 TDI-CCD的特性，設(shè)計(jì)了一種基于現(xiàn)場(chǎng)可編程門陣列 (FPGA) 的TDI-CCD時(shí)序電路
關(guān)鍵字： FPGA CCD TDI 時(shí)序電路