fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

Vitex-4平臺FPGA

　　Xilinx公司基于ASMBLTM(Advanced Silicon Modular Block)架構(gòu)最近推出第4代Virtex系列器件Vitex-4平臺FPGA，成為具有成本優(yōu)勢的ASIC和ASSP替代解決方案。 Vitex-4平臺FPGA 　　Vitex-4平臺FPGA系列(Vitex-4 LX、SX、FX)提供不同的內(nèi)核功能組合(見圖1)。邏輯、存儲器、并行和串行I/O、嵌入式處理器、高性能DSP、增強(qiáng)時(shí)鐘管理、硬IP、混合信號以及其他功能模塊的優(yōu)化組合使Vitex-4系列可以完美地滿足特定
關(guān)鍵字： FPGA 嵌入式

使用LeonardoSpectrum綜合Xilinx FPGA的VHDL程序

摘要：本文總結(jié)了使用LeonardoSpectrum綜合Xilinx FPGA的VHDL程序應(yīng)用，以及在VHDL中使用不同類型RAM的方法。關(guān)鍵詞： LeonardoSpectrum；FPGA；VHDLLeonardoSpectrum 是Mentor Graphics公司設(shè)計(jì)的功能強(qiáng)大的EPLD/FPGA/ASIC綜合工具，支持大部分EPLD/FPGA廠商的產(chǎn)品。LeonardoSpectrum支持VHDL、Verilog、EDIF的綜合、優(yōu)化和定時(shí)分析，可
關(guān)鍵字： FPGA LeonardoSpectrum VHDL

一種近距雷達(dá)目標(biāo)檢測信號處理的FPGA實(shí)現(xiàn)

摘要：本文在闡述某種近距雷達(dá)目標(biāo)檢測原理和FPGA技術(shù)發(fā)展?fàn)顩r的基礎(chǔ)上，著重討論用FPGA設(shè)計(jì)高性能的數(shù)字信號處理系統(tǒng)的方法，并給出一個(gè)應(yīng)用實(shí)例。關(guān)鍵詞： FPGA；近距雷達(dá)；目標(biāo)檢測；數(shù)字信號處理前言FPGA及其相關(guān)技術(shù)是當(dāng)代微電子技術(shù)迅速發(fā)展的產(chǎn)物，目前已經(jīng)成為開發(fā)復(fù)雜數(shù)字系統(tǒng)的主要方式之一。某近距雷達(dá)系統(tǒng)要求利用在與被探測目標(biāo)的短暫交會過程中，對獲得的多普勒信號進(jìn)行頻譜分析并完成動目標(biāo)的識別檢測。交會的短暫性對信號處理系統(tǒng)的實(shí)時(shí)性提出了嚴(yán)格的要求，在
關(guān)鍵字： FPGA 近距雷達(dá) 目標(biāo)檢測數(shù)字信號處理

精確綜合：下一代FPGA綜合平臺

概述電子系統(tǒng)設(shè)計(jì)正在發(fā)生著重要的轉(zhuǎn)變?？删幊踢壿嬈骷乖O(shè)計(jì)者可以開發(fā)具有千萬門以上、頻率超過300MHz以及嵌入式處理器的電路，能夠集成完整的系統(tǒng)。這一技術(shù)進(jìn)步通過提供ASIC領(lǐng)域之外的全面的方法，正在引起設(shè)計(jì)過程的轉(zhuǎn)變。在迅速變化的可編程邏輯領(lǐng)域，EDA提供商面臨的挑戰(zhàn)是，如何提供與硅容量和復(fù)雜性同步的設(shè)計(jì)工具和方法。例如，ASIC領(lǐng)域用了15年來合并硅處理和基于可靠的功能性EDA軟件的設(shè)計(jì)方法。這種ASIC技術(shù)曾經(jīng)是工業(yè)領(lǐng)域的驅(qū)動力和發(fā)展方向?？梢哉fASIC處理造就了電子工業(yè)廉價(jià)的方案，導(dǎo)
關(guān)鍵字： FPGA

GPIB接口的FPGA實(shí)現(xiàn)

電子設(shè)計(jì)應(yīng)用2004年第10期摘要：GPIB接口是測試儀器中常用的接口方式。通過將接口設(shè)計(jì)分解為同步狀態(tài)機(jī)設(shè)計(jì)和寄存器讀寫電路設(shè)計(jì)，采用Verilog語言實(shí)現(xiàn)了滿足IEEE488.1協(xié)議的IP Core設(shè)計(jì)。將此IP Core固化到FPGA芯片中即可實(shí)現(xiàn)GPIB各種接口功能。關(guān)鍵詞：GPIB接口；狀態(tài)機(jī)；FPGA引言在自動測試領(lǐng)域中，GPIB通用接口是測試儀器常用的接口方式，具有一定的優(yōu)勢。通過GPIB組建自動測試系統(tǒng)方便且費(fèi)用低廉。而GPIB控制芯片是自動測試系統(tǒng)中
關(guān)鍵字： FPGA GPIB接口狀態(tài)機(jī)

實(shí)現(xiàn)FPGA與PC的串行通信

電子設(shè)計(jì)應(yīng)用2004年第10期摘要：本文主要介紹了基于FPGA技術(shù)實(shí)現(xiàn)與PC串行通信的過程，給出了各個(gè)模塊的具體實(shí)現(xiàn)方法，分析了實(shí)現(xiàn)結(jié)果，驗(yàn)證了串行通信的正確性。關(guān)鍵詞：串行通信；FPGA引言串行通信即串行數(shù)據(jù)傳輸，實(shí)現(xiàn)FPGA與PC的串行通信在實(shí)際中，特別是在FPGA的調(diào)試中有著很重要的應(yīng)用。調(diào)試過程一般是先進(jìn)行軟件編程仿真，然后將程序下載到芯片中驗(yàn)證設(shè)計(jì)的正確性，目前還沒有更好的工具可以在下載后實(shí)時(shí)地對FPGA的工作情況和數(shù)據(jù)進(jìn)行分析。通過串行通信，可以向FPGA
關(guān)鍵字： FPGA 串行通信

應(yīng)用SoPC Builder開發(fā)電子系統(tǒng)

電子設(shè)計(jì)應(yīng)用2004年第9期摘要：本文從系統(tǒng)總線設(shè)計(jì)、用戶自定義指令和FPGA協(xié)處理器的應(yīng)用這三個(gè)方面詳細(xì)介紹了如何應(yīng)用SoPC設(shè)計(jì)思想和SoPC Builder工具來開發(fā)電子系統(tǒng)。通過應(yīng)用SoPC Builder開發(fā)工具，設(shè)計(jì)者可以擺脫傳統(tǒng)的、易于出錯(cuò)的軟硬件設(shè)計(jì)細(xì)節(jié)，從而達(dá)到加快項(xiàng)目開發(fā)、縮短開發(fā)周期、節(jié)約開發(fā)成本的目的。關(guān)鍵詞：SoPC；SoPC Builder；FPGA引言隨著技術(shù)的進(jìn)一步發(fā)展，SoC設(shè)計(jì)面臨著一些諸如如何進(jìn)行軟硬件協(xié)同設(shè)計(jì)，如何縮短電子產(chǎn)品開
關(guān)鍵字： FPGA SoPC SoPC Builder

基于FPGA的誤碼測試儀

2004年4月A版摘要：本文提出了一種基于FPGA的誤碼測試方案，并在FPGA上實(shí)現(xiàn)了其功能。該方案不僅納入了“同步保護(hù)”的思想，同時(shí)對誤碼率量級的判斷也提出了一種簡化而又可行的方法。關(guān)鍵詞：誤碼測試；FPGA；m序列；同步　　在數(shù)字通信系統(tǒng)中，為了檢測系統(tǒng)的性能，通常使用誤碼分析儀對其誤碼性能進(jìn)行測量。誤碼分析儀給工程實(shí)際應(yīng)用帶來了極大的便利，比如它有豐富的測試接口和測試內(nèi)容，并能將結(jié)果直觀、準(zhǔn)確的顯示出來。但是它的價(jià)格昂貴，并且通常需要另加外部輔助長線驅(qū)動電路才能與某些系統(tǒng)接
關(guān)鍵字： FPGA 嵌入式

2004年，賽靈思成立20周年慶典

　　2004年，賽靈思成立20周年慶典。通過表彰員工、用戶、股東、合作伙伴和當(dāng)?shù)厣鐓^(qū)，公司慶祝了它的20歲生日。
關(guān)鍵字：賽靈思 FPGA

橢圓曲線加密的硬件實(shí)現(xiàn)

摘要：橢圓曲線加密是一種目前已知的所有公鑰密碼體制中能夠提供最高比特強(qiáng)度的一種公鑰體制。在FPGA實(shí)現(xiàn)橢圓曲線加密系統(tǒng)時(shí)，基于GF(2)的多項(xiàng)式有限域中的乘法、求逆運(yùn)算是其中的兩大難點(diǎn)。本文提供了一種橢圓曲線加密的FPGA實(shí)現(xiàn)的結(jié)構(gòu)，著重討論了基于GF(2)的多項(xiàng)式有限域中的乘法、求逆運(yùn)算的實(shí)現(xiàn)，并與軟件實(shí)現(xiàn)的性能進(jìn)行了比較。關(guān)鍵詞： FPGA；多項(xiàng)式有限域；橢圓曲線加密系統(tǒng)加密的安全性從數(shù)論的角度來說，任何公鑰密碼系統(tǒng)都建立在一個(gè)NP(無法處理的問題)的基礎(chǔ)上，即對于特定的問題，沒有辦法找到一個(gè)
關(guān)鍵字： FPGA 多項(xiàng)式有限域橢圓曲線加密系統(tǒng)

WCDMA速率適配算法的FPGA實(shí)現(xiàn)

摘要：為了支持多媒體業(yè)務(wù)的傳輸，第三代移動通信WCDMA系統(tǒng)采用了獨(dú)特的編碼復(fù)接方案，同時(shí)也加大了系統(tǒng)復(fù)雜度，并引入了較長的處理時(shí)延。速率適配算法是業(yè)務(wù)復(fù)用方案的核心算法。本文具體提出了在FPGA中進(jìn)行模塊合并、產(chǎn)生鑿孔圖樣進(jìn)行比特積攢搬移的實(shí)現(xiàn)方案，縮短了處理延時(shí)，大大提高了系統(tǒng)的處理能力。關(guān)鍵詞：編碼復(fù)接；速率適配；FPGA；鑿孔圖樣；保留比特搬移引言隨著因特網(wǎng)爆炸性的增長以及各種無線業(yè)務(wù)需求的增加，傳統(tǒng)的無線通信網(wǎng)已經(jīng)越來越無法適應(yīng)人們的需要。因此，以大容量、高數(shù)據(jù)率和承載多媒體業(yè)務(wù)為目的的
關(guān)鍵字： FPGA 保留比特搬移編碼復(fù)接速率適配鑿孔圖樣

virterx技術(shù)白皮書

平臺FPGA的興起隨著Virtex系列在片上系統(tǒng)（SoC）應(yīng)用中的廣泛應(yīng)用,賽靈思（Xilinx）公司引入了平臺FPGA（Platform FPGA）的概念。作為領(lǐng)先的可編程邏輯供應(yīng)商，賽靈思公司利用其基于Virtex的支持可編程邏輯、I/O和計(jì)算處理的多功能器件，幫助業(yè)界涉足并確立了基于FPGA的SoC設(shè)計(jì)方法。通過實(shí)現(xiàn)大量基于FPGA的RISC處理器和處理器內(nèi)核，賽靈思在這方面已經(jīng)證實(shí)了自己的實(shí)力。最早的例子是于1991年實(shí)現(xiàn)Philip Freidin的RISC4005/R16 FPGA處理器。Vi
關(guān)鍵字： FPGA Xilinx

FPGA實(shí)現(xiàn)的FIR算法在汽車動態(tài)稱重儀表中的應(yīng)用

摘要：本文介紹了用FPGA實(shí)現(xiàn)的FIR算法，并對這種算法應(yīng)用于汽車動態(tài)稱重儀表中的結(jié)果做了分析。實(shí)踐證明此算法用于動態(tài)稱重具有良好的效果。關(guān)鍵詞： FPGA；FIR；動態(tài)稱重引言車輛在動態(tài)稱重時(shí)，作用在平臺上的力除真實(shí)軸重外，還有許多因素產(chǎn)生的干擾力，如：車速、車輛自身諧振、路面激勵(lì)、輪胎驅(qū)動力等，給動態(tài)稱重實(shí)現(xiàn)高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波，參數(shù)則不能過大，否則將產(chǎn)生過大的延遲導(dǎo)致不能實(shí)現(xiàn)實(shí)時(shí)處理，從而造成濾波后的信號仍然含有相當(dāng)一部分的噪聲。所以必須采用數(shù)字濾波消
關(guān)鍵字： FIR FPGA 動態(tài)稱重

英特爾成功開發(fā)480Mbps之UWB收發(fā)器

日前(4月7日～8日)在甫結(jié)束的日本2004年英特爾IDF論壇中，英特爾首度展示了480Mbps的UWB無線傳輸，打破該公司在去年實(shí)現(xiàn)的252Mbps紀(jì)錄。據(jù)日經(jīng)BP社消息，英特爾是采用FPGA設(shè)計(jì)LSI收發(fā)器，這代表著可以使用CMOS技術(shù)，以低成本生無線USB收發(fā)器，無線傳輸技術(shù)是多頻帶OFDM（版本0.8），所用頻率3GHz～5GHz，使用3個(gè)528MHz的頻帶
關(guān)鍵字：英特爾 FPGA Wisair

全數(shù)字鎖相環(huán)的設(shè)計(jì)

摘要：本文在說明全數(shù)字鎖相環(huán)的基礎(chǔ)上，提出了一種利用FPGA設(shè)計(jì)一階全數(shù)字鎖相環(huán)的方法，并給出了關(guān)鍵部件的RTL可綜合代碼，并結(jié)合本設(shè)計(jì)的一些仿真波形詳細(xì)描述了數(shù)字鎖相環(huán)的工作過程，最后對一些有關(guān)的問題進(jìn)行了討論。關(guān)鍵詞：全數(shù)字鎖相環(huán)；DPLL；FSK；FPGA 引言鎖相環(huán)(PLL)技術(shù)在眾多領(lǐng)域得到了廣泛的應(yīng)用。如信號處理，調(diào)制解調(diào)，時(shí)鐘同步，倍頻，頻率綜合等都應(yīng)用到了鎖相環(huán)技術(shù)。傳統(tǒng)的鎖相環(huán)由模擬電路實(shí)現(xiàn)，而全數(shù)字鎖相環(huán)(DPLL)與傳統(tǒng)的模擬電路實(shí)現(xiàn)的PLL相比，具有精度高且不受溫度和電壓影響，環(huán)路
關(guān)鍵字： DPLL FPGA FSK 全數(shù)字鎖相環(huán)