<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga-ask

          MicroBlaze AXI總線實現(xiàn)OLED顯示

          • OLED作為從設(shè)備,主設(shè)備通過SPI控制協(xié)議和OLED模塊進(jìn)行通信,硬件接口為PMOD接口,OLED模塊內(nèi)部集成SRAM存儲設(shè)備緩存顯示數(shù)據(jù)。OLED模塊使用4wire SPI串行方式,其信號包含:SCK(時鐘),CS(片選),MOSI(master output
          • 關(guān)鍵字: NANO2    microblaze    FPGA    OLED  

          一種FPGA高速訪問USB設(shè)備的設(shè)計方案

          • 摘要:針對FPGA訪問USB設(shè)備存在傳輸速率低、資源消耗大、開發(fā)復(fù)雜的缺點,提出了一種將ARM處理器與FPGA相結(jié)合實現(xiàn)高速訪問USB設(shè)備的方案。該方案利用ARM處理器的USB Host讀取USB設(shè)備數(shù)據(jù)井緩存于高速內(nèi)存,采用乒乓
          • 關(guān)鍵字: USB設(shè)備  數(shù)據(jù)訪問  FPGA  嵌入式系統(tǒng)  

          FPGA+DSP架構(gòu)的HD-SDI高清圖像處理系統(tǒng)設(shè)計

          • 摘要:隨著圖像處理技術(shù)及傳感器技術(shù)的不斷發(fā)展,高清數(shù)字圖像取代模擬圖像成為一種趨勢。設(shè)計了一種基于HD-SDI技術(shù)的高清圖像處理系統(tǒng),可通過FPGA+DSP架構(gòu)對1080P全高清圖像進(jìn)行采集和字符疊加,并實時進(jìn)行目標(biāo)提
          • 關(guān)鍵字: HD-SDI  圖像處理  DVI  FPGA  

          紓解處理器負(fù)擔(dān) FPGA推升系統(tǒng)電源效率

          • 繼手機(jī)之后,智慧眼鏡、智慧手表等穿戴式裝置可望將系統(tǒng)耗電規(guī)格推向新的里程碑,因而也刺激小封裝、低功耗的現(xiàn)場可編程閘陣列(FPGA)導(dǎo)入需求,以扮演顯示器、I/O和相機(jī)子系統(tǒng)與主處理器之間的橋梁,協(xié)助分擔(dān)耗電量
          • 關(guān)鍵字: FPGA  處理器  電源效率  

          FPGA內(nèi)建處理器 加速軟硬協(xié)同設(shè)計速度

          • 在所謂的嵌入式設(shè)計領(lǐng)域,F(xiàn)PGA(可編程邏輯閘陣列)亦可屬于該領(lǐng)域的陣營之一,但隨著ARM的開疆辟土,ARM在嵌入式領(lǐng)域也有相當(dāng)優(yōu)異的成績表現(xiàn)。賽靈思(Xilinx)FAE經(jīng)理羅志愷直言,在產(chǎn)業(yè)界里,同時具備ARM處理器、PLD與
          • 關(guān)鍵字: FPGA  處理器  軟硬協(xié)同  

          硬核浮點DSP的FPGA或取代高性能計算GPGPU

          • 近來,Altera公司推出業(yè)界首款浮點FPGA,它集成了硬核IEEE754兼容浮點運算功能,提高了DSP性能、設(shè)計人員的效能和邏輯效率。據(jù)悉,硬核浮點DSP模塊集成在Altera20nmArria10FPGA和SoC中,以及14nmStratix10FPGA和SoC
          • 關(guān)鍵字: DSP  FPGA  數(shù)字信號處理  

          FPGA與CPLD的辨別和分類

          • FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點和工作原理。通常的分類方法是:將以乘積項結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD,如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)
          • 關(guān)鍵字: FPGA  CPLD  辨識  

          基于CPLD/FPGA的VHDL語言電路優(yōu)化設(shè)計

          • 杜志傳,鄭建立(上海理工大學(xué) 醫(yī)療器械與食品學(xué)院 上海 200093)0 引 言VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言,是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)
          • 關(guān)鍵字: VHDL  CPLD/FPGA  電路設(shè)計  優(yōu)化  

          嵌入式閃存成就MAX 10 FPGA的系統(tǒng)價值

          • 30年的低成本創(chuàng)新中國有句俗話叫“30年河?xùn)|,30年河西”,Altera在1984年發(fā)布了第一款非易失PLD EP300器件,30年間,可編程器件在性能上不斷發(fā)展甚至挑戰(zhàn)摩爾定律,工藝技術(shù)也有了長足的進(jìn)步,電子設(shè)計領(lǐng)
          • 關(guān)鍵字: MAX10  FPGA  嵌入式閃存  Altera  

          ECP3 FPGA系列:AMC評估開發(fā)方案

          • Lattice公司的LatticeECP3 FPGA系列可提供高性能特性如增強(qiáng)的DSP架構(gòu),高速SERDES和高速源同步接口。LatticeECP3采用65nm技術(shù),查找表(LUT)高達(dá)149k邏輯單元,支持高達(dá)486個用戶I/O,提供高達(dá)320個18times;18乘法
          • 關(guān)鍵字: AMC    ECP3    FPGA  

          基于FPGA的非線性調(diào)頻信號脈沖壓縮的實現(xiàn)

          • 隨著現(xiàn)代電子技術(shù)和飛行技術(shù)的發(fā)展,對雷達(dá)的作用距離、分辨能力、測量精度和單值性等性能指標(biāo)提出越來越高的要求,因此雷達(dá)信號形式的選擇和信號處理的方式起著重要作用。在脈沖壓縮技術(shù)中,雷達(dá)所使用的發(fā)射信號波
          • 關(guān)鍵字: FPGA  非線性調(diào)頻信號  脈沖壓縮  

          傳授新手如何學(xué)習(xí)FPGA?

          • PGA作為一種高新技術(shù),由于其結(jié)構(gòu)的特殊性,可以重復(fù)編程,開發(fā)周期較短,越來越受到電子愛好者的青睞,其應(yīng)用已經(jīng)逐漸普及到了各行各業(yè)。因此,越來越多的電子愛好者想盡快掌握這門技術(shù)進(jìn)入該領(lǐng)域。筆者從2007年初
          • 關(guān)鍵字: FPGA  

          可編程技術(shù)釋放了閃存在企業(yè)級應(yīng)用的潛能

          • 當(dāng)今的企業(yè)級存儲子系統(tǒng)正面臨實質(zhì)性的變革。大量的企業(yè)數(shù)據(jù)和交易信息每年都會增加50-60%。云計算和虛擬化功能的快速發(fā)展能夠更有效的管理這些越來越多的數(shù)據(jù)負(fù)載,導(dǎo)致數(shù)據(jù)中心的數(shù)量和規(guī)模都出現(xiàn)了爆炸式的增長。
          • 關(guān)鍵字: 可編程    FPGA  

          硅片融合時代的FPGA

          • 從1980年代中期問世以來,F(xiàn)PGA技術(shù)持續(xù)發(fā)展,應(yīng)用范圍不斷拓展。近日,Altera公司資深副總裁兼首席技術(shù)官Misha Burich先生來京,介紹了FPGA體系結(jié)構(gòu)的演進(jìn)及Altera公司FPGA的進(jìn)展情況。1990年代,具有50K 以上邏輯
          • 關(guān)鍵字: FPGA  

          基于FPGA的雙通道汽車渦輪增壓葉片溫度采集卡研制

          • 摘要:一種應(yīng)用于汽車渦輪增壓器葉片溫度檢測的雙通道數(shù)據(jù)采集卡,該卡由峰值檢測、串行A/D構(gòu)成模擬電路和由FPGA構(gòu)成整個數(shù)字電路而組成。重點設(shè)計了FPGA內(nèi)部串并轉(zhuǎn)換電路和FIFO,經(jīng)仿真和實驗驗證,串并轉(zhuǎn)換和FIFO的
          • 關(guān)鍵字: FPGA  串并轉(zhuǎn)換  FIFO  仿真  
          共6367條 101/425 |‹ « 99 100 101 102 103 104 105 106 107 108 » ›|

          fpga-ask介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-ask!
          歡迎您創(chuàng)建該詞條,闡述對fpga-ask的理解,并與今后在此搜索fpga-ask的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();