fpga-ask 文章進(jìn)入fpga-ask技術(shù)社區(qū)

Achronix以創(chuàng)新FPGA技術(shù)推動(dòng)智能汽車與先進(jìn)出行創(chuàng)新

全球領(lǐng)先的高性能現(xiàn)場(chǎng)可編程門陣列（FPGA）和嵌入式FPGA（eFPGA）半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）提供商Achronix Semiconductor公司宣布，該公司參加了由私募股權(quán)和風(fēng)險(xiǎn)投資公司Baird Capital舉辦的“Baird車技術(shù)與出行大會(huì)（Baird Vehicle Technology & Mobility Conference）”。Achronix此舉是為了聯(lián)絡(luò)更多的創(chuàng)新者和投資者，共同推動(dòng)更加先進(jìn)的FPGA技術(shù)更廣泛地應(yīng)用于智能汽車、自動(dòng)駕駛、ADAS和其他先進(jìn)出行方式。Bai
關(guān)鍵字： Achronix FPGA 智能汽車

英特爾成立獨(dú)立FPGA公司Altera

3月1日，英特爾宣布，成立全新的FPGA（現(xiàn)場(chǎng)可編程門陣列）半導(dǎo)體公司Altera，并計(jì)劃在未來兩到三年內(nèi)為Altera進(jìn)行股票發(fā)行。據(jù)了解，2015年，英特爾斥資167億美元收購(gòu)Altera，也是迄今為止該公司最大額的并購(gòu)交易。Altera將致力于提供端到端的FPGA解決方案、易于使用的AI以及軟件工具，同時(shí)也加強(qiáng)了供應(yīng)鏈的韌性，以在FPGA市場(chǎng)繼續(xù)保持領(lǐng)先地位。英特爾表示，Altera的產(chǎn)品組合將更加多元化，包含業(yè)界唯一內(nèi)置AI能力的FPGA。Altera FPGA在云端運(yùn)算、數(shù)據(jù)中心、工業(yè)自動(dòng)化、通
關(guān)鍵字：英特爾 FPGA

英特爾宣布成立全新獨(dú)立運(yùn)營(yíng)的FPGA公司——Altera

今天，英特爾宣布成立全新獨(dú)立運(yùn)營(yíng)的FPGA公司——Altera。在FPGA Vision線上研討會(huì)期間，首席執(zhí)行官Sandra Rivera和首席運(yùn)營(yíng)官Shannon Poulin進(jìn)行了分享，展示其在超過550億美元的市場(chǎng)中保持領(lǐng)先性的戰(zhàn)略規(guī)劃，強(qiáng)調(diào)將通過打造集成AI功能的FPGA等舉措，進(jìn)一步豐富公司的產(chǎn)品組合，同時(shí)亦表明將持續(xù)助力客戶應(yīng)對(duì)不斷增加的挑戰(zhàn)。會(huì)上，Altera也作為新公司的品牌正式對(duì)外公布。Altera首席執(zhí)行官Sandra Rivera表示，“現(xiàn)階段，客戶正面臨日益復(fù)雜的技術(shù)挑戰(zhàn)，而我們
關(guān)鍵字：英特爾 FPGA Altera

CPLD/FPGA 內(nèi)部結(jié)構(gòu)與原理

可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀(jì)70年代，是在專用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件平臺(tái)，其主要特點(diǎn)就是完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級(jí)PLD時(shí)，不需額外地改變PCB電路板，只是在計(jì)算機(jī)上修改和更新程序，使硬件設(shè)計(jì)工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計(jì)的周期，提高了實(shí)現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模
關(guān)鍵字： FPGA CPLD

淺談因電遷移引發(fā)的半導(dǎo)體失效

前言半導(dǎo)體產(chǎn)品老化是一個(gè)自然現(xiàn)象，在電子應(yīng)用中，基于環(huán)境、自然等因素，半導(dǎo)體在經(jīng)過一段時(shí)間連續(xù)工作之后，其功能會(huì)逐漸喪失，這被稱為功能失效。半導(dǎo)體功能失效主要包括：腐蝕、載流子注入、電遷移等。其中，電遷移引發(fā)的失效機(jī)理最為突出。技術(shù)型授權(quán)代理商Excelpoint世健的工程師Wolfe Yu在此對(duì)這一現(xiàn)象進(jìn)行了分析。?1、?背景從20世紀(jì)初期第一個(gè)電子管誕生以來，電子產(chǎn)品與人類的聯(lián)系越來越緊密，特別是進(jìn)入21世紀(jì)以來，隨著集成電路的飛速發(fā)展，人們對(duì)電子產(chǎn)品的需求也變得愈加豐富。隨著電子
關(guān)鍵字：電遷移半導(dǎo)體失效世健 Microchip Flash FPGA

2024年FPGA將如何影響AI？

隨著新一年的到來，科技界有一個(gè)話題似乎難以避開：人工智能。事實(shí)上，各家公司對(duì)于人工智能談?wù)摰萌绱酥?，沒有熱度才不正常！在半導(dǎo)體領(lǐng)域，大部分對(duì)于AI的關(guān)注都集中在GPU或?qū)Ｓ肁I加速器芯片（如NPU和TPU）上。但事實(shí)證明，有相當(dāng)多的組件可以直接影響甚至運(yùn)行AI工作負(fù)載。FPGA就是其中之一。對(duì)于那些了解FPGA靈活性和可編程性的人來說，這并不令人驚訝，但對(duì)許多其他人來說，這兩者之間的聯(lián)系可能并不明顯。問題的關(guān)鍵在于通過軟件讓一些經(jīng)典的AI開發(fā)工具（如卷積神經(jīng)網(wǎng)絡(luò)（CNN））針對(duì)FPGA支持的可定制電路設(shè)
關(guān)鍵字： FPGA AI 萊迪思

Verilog HDL基礎(chǔ)知識(shí)9之代碼規(guī)范示例

2.Verilog HDL 代碼規(guī)范模板示例//******************************************************** // // Copyright(c)2016, ECBC // All rights reserved // // File name
關(guān)鍵字： FPGA verilog HDL 代碼規(guī)范

Verilog HDL基礎(chǔ)知識(shí)9之代碼規(guī)范

1.RTL CODE 規(guī)范1.1標(biāo)準(zhǔn)的文件頭在每一個(gè)版塊的開頭一定要使用統(tǒng)一的文件頭，其中包括作者名，模塊名，創(chuàng)建日期，概要，更改記錄，版權(quán)等必要信息。統(tǒng)一使用以下的文件頭：其中*為必需的項(xiàng)目//******************************************************** // // Copyright(c)2016, ECBC // All rights&nbs
關(guān)鍵字： FPGA verilog HDL 代碼規(guī)范

詳解CPLD/FPGA架構(gòu)與原理

可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀(jì)70年代，是在專用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件平臺(tái)，其主要特點(diǎn)就是完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級(jí)PLD時(shí)，不需額外地改變PCB電路板，只是在計(jì)算機(jī)上修改和更新程序，使硬件設(shè)計(jì)工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計(jì)的周期，提高了實(shí)現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模
關(guān)鍵字： CPLD FPGA 架構(gòu)

Verilog HDL基礎(chǔ)知識(shí)8之綜合語句

可綜合語句1.要保證Verilog HDL賦值語句的可綜合性，在建模時(shí)應(yīng)注意以下要點(diǎn)：2.不使用initial。3.不使用#10。4.不使用循環(huán)次數(shù)不確定的循環(huán)語句，如forever、while等。5.不使用用戶自定義原語（UDP元件）。6.盡量使用同步方式設(shè)計(jì)電路。7.除非是關(guān)鍵路徑的設(shè)計(jì)，一般不采用調(diào)用門級(jí)元件來描述設(shè)計(jì)的方法，建議采用行為語句來完成設(shè)計(jì)。8.用always過程塊描述組合邏輯，應(yīng)在敏感信號(hào)列表中列出所有的輸入信號(hào)。9.所有的內(nèi)部寄存器都應(yīng)該能夠被復(fù)位，在使用FPGA實(shí)現(xiàn)設(shè)計(jì)時(shí)，應(yīng)盡量使
關(guān)鍵字： FPGA verilog HDL 綜合語句

Microchip推出低成本PolarFire SoC Discovery工具包加速RISC-V和FPGA設(shè)計(jì)

嵌入式行業(yè)對(duì)基于RISC-V?的開源處理器架構(gòu)的需求日益增長(zhǎng)，但在商用芯片或硬件方面的選擇仍然有限。為了填補(bǔ)這一空白并推動(dòng)創(chuàng)新，Microchip Technology Inc.（微芯科技公司）宣布推出PolarFire? SoC Discovery工具包。通過為嵌入式處理和計(jì)算加速提供用戶友好、功能豐富的開發(fā)工具包，Microchip可幫助各種水平的工程師采用新興技術(shù)。新發(fā)布的開源開發(fā)工具包具有支持Linux?和實(shí)時(shí)應(yīng)用的四核 RISC-V 應(yīng)用級(jí)處理器、豐富的外設(shè)和95K低功耗高性能FPGA邏輯元件。
關(guān)鍵字： Microchip PolarFire 嵌入式系統(tǒng)工程師 RISC-V FPGA

Verilog HDL基礎(chǔ)知識(shí)7之模塊例化

Verilog使用模塊（module）的概念來代表一個(gè)基本的功能塊。一個(gè)模塊可以是一個(gè)元件，也可以是低層次模塊的組合。常用的設(shè)計(jì)方法是使用元件構(gòu)建在設(shè)計(jì)中多個(gè)地方使用的功能塊，以便進(jìn)行代碼重用。模塊通過接口（輸入和輸出）被高層的模塊調(diào)用，但隱藏了內(nèi)部的實(shí)現(xiàn)細(xì)節(jié)。這樣就使得設(shè)計(jì)者可以方便地對(duì)某個(gè)模塊進(jìn)行修改，而不影響設(shè)計(jì)的其他部分。在verilog中，模塊聲明由關(guān)鍵字module開始，關(guān)鍵字endmodule則必須出現(xiàn)在模塊定義的結(jié)尾。每個(gè)模塊必須具有一個(gè)模塊名，由它唯一地標(biāo)識(shí)這個(gè)模塊。模塊的端口列表則描述
關(guān)鍵字： FPGA verilog HDL 模塊例化

Verilog HDL基礎(chǔ)知識(shí)6之語法結(jié)構(gòu)

雖然 Verilog 硬件描述語言有很完整的語法結(jié)構(gòu)和系統(tǒng)，這些語法結(jié)構(gòu)的應(yīng)用給設(shè)計(jì)描述帶來很多方便。但是 Verilog是描述硬件電路的，它是建立在硬件電路的基礎(chǔ)上的。有些語法結(jié)構(gòu)是不能與實(shí)際硬件電路對(duì)應(yīng)起來的，比如 for 循環(huán)，它是不能映射成實(shí)際的硬件電路的，因此，Verilog 硬件描述語言分為可綜合和不可綜合語言。下面我們就來簡(jiǎn)單的介紹一下可綜合與不可綜合。(1) 所謂可綜合，就是我們編寫的Verilog代碼能夠被綜合器轉(zhuǎn)化為相應(yīng)的電路結(jié)構(gòu)。因此，我們常用可綜合語句來描述數(shù)字硬件電路。(2) 所
關(guān)鍵字： FPGA verilog HDL 語法結(jié)構(gòu)

英特爾FPGA Vision線上研討會(huì)亮點(diǎn)搶先看

繼宣布將可編程解決方案事業(yè)部 (PSG) 作為獨(dú)立業(yè)務(wù)部門運(yùn)營(yíng)后，英特爾將于3月1日舉行FPGA Vision線上研討會(huì)。屆時(shí)，首席執(zhí)行官Sandra Rivera和首席運(yùn)營(yíng)官Shannon Poulin將分享有關(guān)全新企業(yè)品牌、公司愿景與戰(zhàn)略，以及市場(chǎng)增長(zhǎng)機(jī)會(huì)的更多信息。英特爾PSG團(tuán)隊(duì)誠(chéng)邀您參加本次線上研討會(huì)，深入了解獨(dú)立運(yùn)營(yíng)的全新FPGA公司，持續(xù)增長(zhǎng)的市場(chǎng)及客戶需求，以及我們旨在助力行業(yè)創(chuàng)新加速的產(chǎn)品路線圖。與此同時(shí)，線上研討會(huì)還將重點(diǎn)介紹FPGA在AI領(lǐng)域的布局，即如何使AI在數(shù)據(jù)中心
關(guān)鍵字：英特爾 FPGA

Verilog HDL基礎(chǔ)知識(shí)4之阻塞賦值 & 非阻塞賦值

阻塞賦值語句串行塊語句中的阻塞賦值語句按順序執(zhí)行，它不會(huì)阻塞其后并行塊中語句的執(zhí)行。阻塞賦值語句使用“=”作為賦值符。例子阻塞賦值語句 reg x, y, z; reg [15:0] reg_a, reg_b; integer count; // 所有行為語句必須放在 initial 或 always 塊內(nèi)部 initial begin x
關(guān)鍵字： FPGA verilog HDL 阻塞賦值非阻塞賦值