<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga-nios

          基于FPGA的速率自適應(yīng)圖像抽取算法

          • 載荷圖像可視化是深空探測任務(wù)中的重要需求,但受信道帶寬的限制,無法實時傳輸所有載荷數(shù)據(jù),因此星載復(fù)接存儲器中圖像的抽取下傳是實現(xiàn)任務(wù)可視化的關(guān)鍵。
          • 關(guān)鍵字: 存儲器  FPGA  載荷圖像  VCDU  FLASH  

          基于FPGA多路機載冗余圖像處理系統(tǒng)的設(shè)計方案

          • 摘要:本文以FPGA作為核心處理器,提出了一種基于FPGA多路機載冗余圖像處理系統(tǒng)的設(shè)計方案,實現(xiàn)了對多路DVI視頻冗余信號的解碼、編碼、實時處理以及輸出顯示,并且信號通道增加冗余設(shè)計,因而加強了系統(tǒng)的穩(wěn)定性和可靠性。
          • 關(guān)鍵字: FPGA  DVI  視頻  均衡器  SDRAM  

          如何在FPGA內(nèi)實現(xiàn)最佳化車用MCU設(shè)計方案?

          • 在汽車電子中廣為采用的微控制器(MCU)正快速面臨時間和成本的壓力。使用MCU的主要優(yōu)勢一直以來都是‘創(chuàng)造具有高性價比的高階系統(tǒng)整合’。然而,在此一優(yōu)勢之下,有一些與元件本身相關(guān)的潛在成本是超乎于其單價水平的。例如,若選用的元件無法創(chuàng)造所需特性,則必須增加外部邏輯、軟件或其它整合元件。
          • 關(guān)鍵字: 微控制器  FPGA  ASIC  CPU  嵌入式  

          基于SPI FLASH的FPGA多重配置

          • 通過FPGA的多重配置可以有效地精簡控制結(jié)構(gòu)的設(shè)計,同時可以用邏輯資源較少的FPGA器件實現(xiàn)需要很大資源才能實現(xiàn)的程序。以Virtex5系列開發(fā)板和配置存儲器SPI FLASH為基礎(chǔ),從硬件電路和軟件設(shè)計兩個方面對多重配置進(jìn)行分析,給出了多重配置實現(xiàn)的具體步驟,對實現(xiàn)復(fù)雜硬件設(shè)計工程有一定的參考價值。
          • 關(guān)鍵字: FPGA  Virtex5  FLASH  ICAP  IPROG  寄存器  

          基于ADS1298與FPGA的高性能腦電信號采集系統(tǒng)

          • 本文利用ADS1298芯片的高精度,以FPGA為主控制芯片,通過將工頻陷波、帶通濾波等模擬部分轉(zhuǎn)移到數(shù)字側(cè),在保證性能的前提下簡化腦電信號放大與調(diào)理的模擬電路,實現(xiàn)便攜式腦電信號的采集。
          • 關(guān)鍵字: FPGA  信號采集  ADS1298  腦電信號  接口電路  

          Altera推進(jìn)了FPGA和SoC中高速串行收發(fā)器的評估

          • Altera公司(Nasdaq: ALTR)日前發(fā)布JNEye鏈路分析工具,提供驗證和電路板級全套設(shè)計工具。JNEye支持設(shè)計人員迅速方便的評估高速Altera FPGA和SoC中的高速串行鏈路性能。
          • 關(guān)鍵字: Altera  FPGA  JNEye  仿真器  

          FPGA:縱向創(chuàng)新與橫向整合引領(lǐng)變革

          •   FPGA在先進(jìn)工藝路上的狂飚猛進(jìn)帶來了如影隨形的挑戰(zhàn):一方面,進(jìn)入20nm和14nm階段后,不光是FPGA復(fù)雜度提升,對其外圍的電源管理等芯片也提出了“與時俱進(jìn)”的要求。另一方面,隨著SoC FPGA和3D IC技術(shù)的發(fā)展,F(xiàn)PGA不斷在加速取代ASSP和ASIC,但這還需要更多的突破,其中最大的障礙就是互聯(lián)問題,需在縱向架構(gòu)上“守正出奇”。此外,隨著FPGA系統(tǒng)復(fù)雜度的提升,競爭已不僅僅是產(chǎn)品性能的較量,還在于如何幫助客戶簡化設(shè)計、加快上市等,這就要求
          • 關(guān)鍵字: Altera  FPGA  

          Exar大功率COT交換控制器提供1%輸出準(zhǔn)確率

          • 高性能模擬混合信號部件與數(shù)據(jù)管理解決方案的領(lǐng)先供應(yīng)商公司(紐交所:EXAR)近日推出新型大功率交換控制器,該產(chǎn)品隸屬于DC-DC電源轉(zhuǎn)換產(chǎn)品家族。XRP6141同步降壓控制器支持高達(dá)35A的分布式供電(POL),并采用Exar的專有仿電流模式恒定導(dǎo)通時間(COT)控制環(huán)路,實現(xiàn)出色的瞬態(tài)響應(yīng)與輸出準(zhǔn)確性。
          • 關(guān)鍵字: EXAR  控制器  FPGA  XRP6141  

          Microsemi主流FPGA產(chǎn)品組合加入全新小封裝器件

          • 致力于提供功率、安全、可靠與高性能半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation,紐約納斯達(dá)克交易所代號:MSCC) 宣布為其主流SERDES-based SmartFusion?2 系統(tǒng)級芯片(SoC) FPGA和IGLOO?2 FPGA器件提供全新小尺寸解決方案。
          • 關(guān)鍵字: 美高森美  FPGA  RAM  

          德州儀器推出業(yè)界速度最快 16 位 DAC

          • 日前,德州儀器 (TI) 宣布推出業(yè)界速度最快的 16 位數(shù)模轉(zhuǎn)換器 (DAC)。這款 4 通道 2.5GSPS DAC38J84 比同類競爭產(chǎn)品快 66%,支持適用于速率高達(dá) 12.5 Gbps 數(shù)據(jù)轉(zhuǎn)換器的 JEDEC JESD204B 串行接口標(biāo)準(zhǔn)。
          • 關(guān)鍵字: TI  轉(zhuǎn)換器  FPGA  

          Altera JESD204B解決方案簡化了前沿數(shù)據(jù)轉(zhuǎn)換器的集成

          • 2014年1月24號,Altera公司(Nasdaq: ALTR)宣布,開始提供多種JESD204B解決方案,設(shè)計用于在使用了最新JEDEC JESD204B標(biāo)準(zhǔn)的系統(tǒng)中簡化Altera FPGA和高速數(shù)據(jù)轉(zhuǎn)換器的集成。很多應(yīng)用都使用了這一接口標(biāo)準(zhǔn),包括雷達(dá)、無線射頻前端、醫(yī)療成像設(shè)備、軟件無線電,以及工業(yè)應(yīng)用等。
          • 關(guān)鍵字: Altera  JESD204B  轉(zhuǎn)換器  FPGA  

          基于Python 定點平方根的FPGA實現(xiàn)

          • FPGA作為可編程的邏輯器件,它具有功耗低、便于修改、調(diào)試等特點,并能在上面實時完成大量的算法,平方根運算作...
          • 關(guān)鍵字: Python  定點平方根  FPGA  

          基于FPGA的步進(jìn)電機控制系統(tǒng)的設(shè)計方案

          • 步進(jìn)電機是將電脈沖信號轉(zhuǎn)變?yōu)榻俏灰苹蚓€位移的開環(huán)控制電機,輸入脈沖總數(shù)控制步進(jìn)電機的總旋轉(zhuǎn)角度,電機的速...
          • 關(guān)鍵字: FPGA  步進(jìn)電機  控制系統(tǒng)  

          擁有68億個晶體管的大容量FPGA的設(shè)計實現(xiàn)

          • 前不久,賽靈思(Xilinx)公司推出了目前業(yè)界容量最大的可編程邏輯器件—Virtex-72000TFPGA,并開始向客戶供貨...
          • 關(guān)鍵字: 晶體管  FPGA  

          FPGA+DSP協(xié)同平臺設(shè)計之調(diào)試技巧和注意事項

          • 1FPGA和DSP的隔離調(diào)試技術(shù)作為雙芯片的協(xié)同系統(tǒng),調(diào)試的開始階段需要對每個芯片進(jìn)行單獨測試。這種情況下就...
          • 關(guān)鍵字: FPGA  DSP  
          共6475條 169/432 |‹ « 167 168 169 170 171 172 173 174 175 176 » ›|

          fpga-nios介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-nios!
          歡迎您創(chuàng)建該詞條,闡述對fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();