<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga-nios

          什么是FPGA、SOC、SOPC、DSP?

          • FPGAFPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定
          • 關(guān)鍵字: FPGA  SOPC  DSP  SOC    

          FPGA設(shè)計(jì)者的五項(xiàng)基本功

          • 記得《佟林傳》里,佟林練的基本功是“繞大樹(shù)、解皮繩”,然后才練成了什么“鬼影隨行、柳葉綿絲掌”。在我看來(lái),成為一名說(shuō)得過(guò)去的FPGA設(shè)計(jì)者,需要練好5項(xiàng)基本功:仿真、綜合、時(shí)序分析、調(diào)試
          • 關(guān)鍵字: FPGA    

          基于NIOS II的導(dǎo)航系統(tǒng)平臺(tái)的設(shè)計(jì)

          • 目前廣泛應(yīng)用的MIMU/GPS組合導(dǎo)航系統(tǒng)的實(shí)現(xiàn)形式,依應(yīng)用領(lǐng)域的不同而復(fù)雜多樣,但是導(dǎo)航計(jì)算機(jī)板卡負(fù)責(zé)的工作則相對(duì)固定,其主要包括:采集各路傳感器輸入信號(hào);濾波、融合計(jì)算;將計(jì)算結(jié)果輸送給機(jī)電控制子系統(tǒng);提
          • 關(guān)鍵字: NIOS  導(dǎo)航系統(tǒng)    

          基于FPGA增量式編碼器的接口設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要 光電增量式編碼器,又稱(chēng)光電角位置傳感器,是電氣傳動(dòng)系統(tǒng)中用來(lái)測(cè)量電動(dòng)機(jī)轉(zhuǎn)速和轉(zhuǎn)子位置的核心部件。分析了光電編碼器4倍頻原理,提出了一種基于可縞程邏輯器件FPGA對(duì)光電增量式編碼器輸出信號(hào)4倍頻、鑒相、計(jì)
          • 關(guān)鍵字: FPGA  增量式編碼器  接口設(shè)計(jì)    

          基于FPGA的行間轉(zhuǎn)移面陣CCD驅(qū)動(dòng)電路設(shè)計(jì)

          • 1、引言電荷耦合器件(CCD)是一種光電轉(zhuǎn)換式圖像傳感器,它將圖像信號(hào)直接轉(zhuǎn)換成電信號(hào)。由于CCD具有集成度高、低功耗、低噪聲、測(cè)量精度高、壽命長(zhǎng)等諸多優(yōu)點(diǎn),因此在精密測(cè)量、非接觸無(wú)損檢測(cè)、文件掃描與航空遙感
          • 關(guān)鍵字: FPGA  CCD  轉(zhuǎn)移  面陣    

          基于SmartFusion的FPGA程序在線(xiàn)升級(jí)方案

          • 本文主要介紹一個(gè)基于SmartFusion更新FPGA程序的IAP在線(xiàn)升級(jí)應(yīng)用方案。在傳輸距離可靠的情況下,通過(guò)UART、SPI或者M(jìn)AC將用戶(hù)板和PC機(jī)連接即可實(shí)現(xiàn)遠(yuǎn)程升級(jí),無(wú)需采用FlashPro3等下載器下載程序,也無(wú)需手動(dòng)復(fù)位,一切工作均可由串口和上位機(jī)自動(dòng)完成。如圖1所示,IAP在線(xiàn)升級(jí)SmartFusion的FPGA程序主要有以下三種方式。UART、SPI以及MAC。
          • 關(guān)鍵字: FPGA  SmartFusion  IAP  201111  

          NiosⅡ系統(tǒng)Avalon總線(xiàn)PWM設(shè)計(jì)

          • 在NiosⅡ系統(tǒng)的構(gòu)建過(guò)程中,SoPC Builder開(kāi)發(fā)環(huán)境集成了許多常用類(lèi)型的設(shè)備模型,供開(kāi)發(fā)者調(diào)用。在日新月異的嵌入式系統(tǒng)設(shè)計(jì)中開(kāi)發(fā)環(huán)境所集成的接口設(shè)備是非常有限的,有時(shí)無(wú)法滿(mǎn)足開(kāi)發(fā)者的需要,SoPC Builder開(kāi)發(fā)工
          • 關(guān)鍵字: Avalon  Nios  PWM  系統(tǒng)    

          基于A(yíng)RM與FPGA的可重構(gòu)設(shè)計(jì)

          • 可重構(gòu)技術(shù)是指利用可重用的軟硬件資源,根據(jù)不同的應(yīng)用需求,靈活地改變自身體系結(jié)構(gòu)的設(shè)計(jì)方法。常規(guī)SRAM工藝的FPGA都可以實(shí)現(xiàn)重構(gòu),利用硬件復(fù)用原理,本文設(shè)計(jì)的可重構(gòu)控制器采用ARM核微控制器作為主控制器,以F
          • 關(guān)鍵字: FPGA  ARM  可重構(gòu)設(shè)計(jì)    

          Altera繼推出其28nm系列后 續(xù)發(fā)售Arria V FPGA

          •   Altera公司(NASDAQ: ALTR)宣布,開(kāi)始發(fā)售其28-nm Arria V FPGA。Arria V器件是目前市場(chǎng)上支持10.3125-Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。利用該系列的創(chuàng)新特性,在無(wú)線(xiàn)、廣播等市場(chǎng)上,設(shè)計(jì)人員可以定制滿(mǎn)足下一代系統(tǒng)的低功耗、寬帶和低成本需求。Arria V器件是公司于2011年上半年發(fā)售Stratix? V系列產(chǎn)品之后發(fā)售的另一28-nm系列產(chǎn)品,表明了Altera承諾交付滿(mǎn)足用戶(hù)各類(lèi)設(shè)計(jì)需求的器件。   Arria V系列采用T
          • 關(guān)鍵字: Altera  FPGA  

          Altera續(xù)發(fā)售Arria V FPGA

          • Altera公司今天宣布,開(kāi)始發(fā)售其28-nm Arria V FPGA。Arria V器件是目前市場(chǎng)上支持10.3125-Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。利用該系列的創(chuàng)新特性,在無(wú)線(xiàn)、廣播等市場(chǎng)上,設(shè)計(jì)人員可以定制滿(mǎn)足下一代系統(tǒng)的低功耗、寬帶和低成本需求。Arria V器件是公司于2011年上半年發(fā)售Stratix V系列產(chǎn)品之后發(fā)售的另一28-nm系列產(chǎn)品,表明了Altera承諾交付滿(mǎn)足用戶(hù)各類(lèi)設(shè)計(jì)需求的器件。
          • 關(guān)鍵字: Altera  FPGA  Stratix V  

          新的LatticeECP4系列重新定義低成本、低功耗FPGA

          • 2011年11月29日消息, 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)今天用宣布推出下一代LatticeECP4?FPGA系列,由其重新定義了低成本,低功耗的中檔FPGA市場(chǎng),具有6 Gbps的SERDES采用低成本wire-bond封裝,功能強(qiáng)大的DSP塊和具有基于硬IP的通信引擎,適用于成本和功耗敏感的無(wú)線(xiàn)、有線(xiàn)、視頻,和計(jì)算市場(chǎng)。 LatticeECP4 FPGA系列以屢獲殊榮的LatticeECP3?系列為基礎(chǔ),為主流客戶(hù)提供高級(jí)功能,同時(shí)保持業(yè)界領(lǐng)先的低功耗和低成本。對(duì)于為各種應(yīng)用開(kāi)發(fā)主流平
          • 關(guān)鍵字: Lattice  FPGA  ECP4  

          提高FPGA設(shè)計(jì)效能的方案

          • 隨著FPGA密度的增加,系統(tǒng)設(shè)計(jì)人員能夠開(kāi)發(fā)規(guī)模更大、更復(fù)雜的設(shè)計(jì),從而將密度優(yōu)勢(shì)發(fā)揮到最大。這些大規(guī)模設(shè)計(jì)...
          • 關(guān)鍵字: 漸進(jìn)式  FPGA  物理綜合工具  

          提高FPGA設(shè)計(jì)效能的方法

          • 提高FPGA設(shè)計(jì)效能的方法,隨著FPGA密度的增加,系統(tǒng)設(shè)計(jì)人員能夠開(kāi)發(fā)規(guī)模更大、更復(fù)雜的設(shè)計(jì),從而將密度優(yōu)勢(shì)發(fā)揮到最大。這些大規(guī)模設(shè)計(jì)基于這樣的設(shè)計(jì)需求——需要在無(wú)線(xiàn)通道卡或者線(xiàn)路卡等現(xiàn)有應(yīng)用中加入新功能,或者通過(guò)把兩種
          • 關(guān)鍵字: 方法  效能  設(shè)計(jì)  FPGA  提高  

          基于一種通用SPI總線(xiàn)接口的FPGA設(shè)計(jì)與實(shí)現(xiàn)

          • 一、引言SPI串行通信接口是一種常用的標(biāo)準(zhǔn)接口,由于其使用簡(jiǎn)單方便且節(jié)省系統(tǒng)資源,很多芯片都支持該...
          • 關(guān)鍵字: SPI總線(xiàn)接口  FPGA  

          基于FPGA全彩LED顯示屏的掃描控制器設(shè)計(jì)

          • 1 、引言  作為大型平板顯示設(shè)備的一種,LED顯示屏以其使用壽命長(zhǎng)、維護(hù)費(fèi)用低、功耗低等特點(diǎn)在顯示領(lǐng)域占有重要的位置。特別在近年,帶有紅、綠、藍(lán)三基色以及灰度顯示效果的全彩LED 顯示屏,以其豐富多彩的顯示效
          • 關(guān)鍵字: FPGA  LED  顯示屏  掃描控制器    
          共6475條 252/432 |‹ « 250 251 252 253 254 255 256 257 258 259 » ›|

          fpga-nios介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga-nios!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();