fpga-nios 文章 進(jìn)入fpga-nios技術(shù)社區(qū)
基于單片機(jī)和FPGA的簡易數(shù)字存儲示波器設(shè)計
- l 引言 與傳統(tǒng)模擬示波器相比．?dāng)?shù)字存儲示波器不僅具有可存儲波形、體積小、功耗低，使用方便等優(yōu)點，而且還具有強(qiáng)大的信號實時處理分析功能。在電子測量領(lǐng)域，數(shù)字存儲示波器正在逐漸取代模擬示波器。但目前我國使用高性能數(shù)字存儲示波器主要依靠國外產(chǎn)品，而且價格昂貴。因此研究數(shù)字存儲示波器具有重要價值。借于此，提出了一種簡易數(shù)字存儲示波器的設(shè)計方案，經(jīng)測試，性能優(yōu)良。 2 數(shù)字存儲示波器基本工作原理 數(shù)字存儲示波器與模擬示波器不同在于信號進(jìn)入示波器后立刻通過高速A／D轉(zhuǎn)換器將模擬信號前端快速采樣，存儲其
- 關(guān)鍵字： 單片機(jī) FPGA 放大器 示波器
基于FPGA的低成本虛擬測試系統(tǒng)實現(xiàn)
- 1 引言 傳統(tǒng)測試測量儀存在價格昂貴、體積龐大、數(shù)據(jù)傳輸速率低、存儲顯示困難等問題，本文選用FPGA實現(xiàn)數(shù)據(jù)處理、邏輯控制，充分利用PC機(jī)，結(jié)合Labwindows圖形化上層應(yīng)用軟件界面生成的虛擬測試系統(tǒng)具有較強(qiáng)的競爭力。本系統(tǒng)在FPGA單板單片主控器件控制下，實現(xiàn)兩路獨立、幅值可控的信號發(fā)生器，一路虛擬存儲示波器，具有外部觸發(fā)信號和采樣時鐘的16路高速邏輯分析儀。 2硬件設(shè)計 2.1硬件系統(tǒng)框圖 硬件系統(tǒng)設(shè)計是以并行處理能力強(qiáng)、可重配置的低端FPGA單片EP1C6為主控器件。圖1所示為硬
- 關(guān)鍵字： 虛擬測試 FPGA
用FPGA實現(xiàn)的RC6算法的研究
- 引 言 RC6是作為AES(Advanced Encryption Standard)的候選算法提交給NIST(美國國家標(biāo)準(zhǔn)局)的一種新的分組密碼。它是在RC5的基礎(chǔ)上設(shè)計的，以更好地符合AES的要求，且提高了安全性，增強(qiáng)了性能。根據(jù)AES的要求，一個分組密碼必須處理128位輸入／輸出數(shù)據(jù)。盡管RC5是一個非?？斓姆纸M密碼，但它處理128位分組塊時用了2個64位工作寄存器；而AES目前在講究效率和簡潔方面不支持64位操作，于是RC6修正這個錯誤，使用4個32位寄存器而不是2個64位寄存器，以更好地實
- 關(guān)鍵字： FPGA RC6
低功耗、DFM及高速接口是65/40納米設(shè)計重點
- ???? 近兩年，國際上大的半導(dǎo)體公司都推出了65納米產(chǎn)品，并開始了45納米/40納米產(chǎn)品的研發(fā)，而國內(nèi)也已經(jīng)有五六家企業(yè)開始了65納米的設(shè)計。但總體來說，65納米/40納米設(shè)計目前仍然還是一個新生事物，企業(yè)要解決一系列的技術(shù)難題。為此，我們邀請F(tuán)PGA企業(yè)、EDA企業(yè)、IP企業(yè)、芯片制造企業(yè)共同探討新工藝技術(shù)的研發(fā)關(guān)鍵點。 ? ????主持人?趙艷秋 ? ??&nbs
- 關(guān)鍵字： 半導(dǎo)體 FPGA 功耗 功率管理 Altera 65納米
Xilinx 發(fā)布行業(yè)最大容量的領(lǐng)域優(yōu)化FPGA 器件
- 賽靈思公司宣布開始批量供應(yīng) Virtex-5 SX240T 和 FX200T 兩款器件，同時還新推出了 Virtex-5 TXT FPGA 平臺，旨在幫助高性能系統(tǒng)的架構(gòu)和設(shè)計人員實現(xiàn)高性能、低功耗以及產(chǎn)品盡快推向市場等方面的目標(biāo)?；跇I(yè)界領(lǐng)先的高性能 Virtex-5 FPGA 架構(gòu)，這些器件為客戶提供了性能最高的可配置 DSP 平臺、唯一嵌入 PowerPC® 雙處理器的 FPGA 器件、以及全球最高帶寬的串行連接能力。 Ross Video 公司高級設(shè)計工程師 Mario LeCa
- 關(guān)鍵字： Xilinx FPGA
3-DES算法的FPGA實現(xiàn)
- 引言從技術(shù)角度講，網(wǎng)絡(luò)安全除了依賴安全的網(wǎng)絡(luò)通信協(xié)議及應(yīng)用協(xié)議外，更多地取決于網(wǎng)絡(luò)設(shè)備如交換機(jī)...
- 關(guān)鍵字： FPGA 算法 3-DES 網(wǎng)絡(luò)安全
Altera在Convergence 2008上展示其車內(nèi)信息娛樂開發(fā)平臺
- 2008年10月21號，北京——Altera公司(NASDAQ: ALTR)今天宣布，為開發(fā)信息娛樂、導(dǎo)航、舒適和便捷、輔助駕駛系統(tǒng)的汽車設(shè)計人員和OEM提供平臺ASSP替換信息娛樂系統(tǒng)(P.A.R.I.S.)。與Gleichmann電子研究股份有限公司聯(lián)合開發(fā)，P.A.R.I.S.平臺實現(xiàn)了完整的開發(fā)環(huán)境，包括工具、知識產(chǎn)權(quán)(IP)和軟件，大大簡化了車內(nèi)系統(tǒng)的開發(fā)。10月20至22號在密歇根州底特律Cobo中心舉行的Convergence 2008展會上，Altera將在62
- 關(guān)鍵字： Altera OEM FPGA 汽車系
Altera SOPC WORLD大會在深圳舉行，優(yōu)化功耗設(shè)計技術(shù)成為熱點
- 由Altera公司主辦的SOPC WORLD大會在深圳舉行，Altera亞太區(qū)副總裁兼董事總經(jīng)理Erhaan Shaikh在大會上作了“多處理技術(shù)提高性能，降低功耗”的主題演講。 Shaikh說：“功耗管理對未來應(yīng)用非常關(guān)鍵，功耗挑戰(zhàn)的一個例子就是每個移動基站每年耗電大約20,000公斤柴油。”為此，必須從提高性能、降低功耗并降低成本這三個方面來滿足未來應(yīng)用的需要。他強(qiáng)調(diào)說，“Altera的構(gòu)建未來的解決方案就是Stratix IV E
- 關(guān)鍵字： Altera 功耗 FPGA 中興通信 IBM
采用FPGA實現(xiàn)視頻和圖像處理設(shè)計
- 視頻和圖像處理發(fā)展趨勢 以視頻和圖像處理為核心的HDTV和數(shù)字影院等創(chuàng)新技術(shù)的進(jìn)展非常迅速，其推動力量在于圖像采集和顯示分辨率、高級壓縮方法以及視頻智能的跨越式發(fā)展。 在過去幾年中，分辨率的發(fā)展最為顯著，表1列出了不同終端設(shè)備上目前能夠達(dá)到的最高分辨率。從標(biāo)準(zhǔn)清晰度(SD)過渡到高清晰度(HD)，需要處理的數(shù)據(jù)量提高了6倍。視頻監(jiān)控也從普通中間格式(CIF)(352×288)轉(zhuǎn)向標(biāo)準(zhǔn)要求的D1格式(704×576)，某些工業(yè)攝像機(jī)甚至達(dá)到1280×720HD
- 關(guān)鍵字： FPGA
基于FPGA的數(shù)字秒表的設(shè)計
- 應(yīng)用VHDL語言設(shè)計數(shù)字系統(tǒng)，很多設(shè)計工作可以在計算機(jī)上完成，從而縮短了系統(tǒng)的開發(fā)時間，提高了工作效率。本文介紹一種以FPGA為核心，以VHDL為開發(fā)工具的數(shù)字秒表，并給出源程序和仿真結(jié)果。 1 系統(tǒng)設(shè)計方案 1.1 系統(tǒng)總體框圖 數(shù)字秒表主要有分頻器、計數(shù)模塊、功能控制模塊、勢能控制模塊和顯示輸出模塊組成。系統(tǒng)框圖如圖1所示。 ? 本次的設(shè)計仿真選用以EP1C6Q240芯片為核心的FPGA開發(fā)板，該開發(fā)板提供了較完善的外圍周邊電路和信號接口，并提供了一塊4位7段數(shù)碼管的擴(kuò)
- 關(guān)鍵字： FPGA
基于FPGA的超高速雷達(dá)實時采集存儲系統(tǒng)
- 摘要：采用服務(wù)器作為采集主控設(shè)備，利用多個硬盤組成磁盤陣列作為存儲設(shè)備，并制作了一塊基于FPGA的超高速雷達(dá)...
- 關(guān)鍵字： FPGA 超高速 實時 數(shù)據(jù)采集 數(shù)據(jù)存儲
基于FPGA的多路模擬數(shù)字采集與處理系統(tǒng)
- 摘要：提出一種基于FPGA技術(shù)的多路模擬量、數(shù)字量采集與處理系統(tǒng)的設(shè)計方案，分析整個系統(tǒng)的結(jié)構(gòu)，并討論FPGA內(nèi)部...
- 關(guān)鍵字： FPGA A/D采集 數(shù)字量采集 VHDL語言設(shè)計
基于 TPS54310的雷達(dá)視頻信號模擬器的電源設(shè)計
- 基于 TPS54310的雷達(dá)視頻信號模擬器的電源設(shè)計,
- 關(guān)鍵字： TPS54310 DSP 設(shè)計 FPGA 電源管理
fpga-nios介紹
您好，目前還沒有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條，闡述對fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。 創(chuàng)建詞條
fpga-nios電路
fpga-nios相關(guān)帖子
fpga-nios資料下載
fpga-nios專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473