<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga-pwm

          基于FPGA的除顫器解決方案

          • 越來(lái)越多的人們認(rèn)識(shí)到當(dāng)心臟病患者的心臟驟停時(shí),快速及時(shí)的救治能夠帶來(lái)很大的好處。這促使更多公共場(chǎng)所和辦公室配備有AED設(shè)備。而且在美國(guó),因?yàn)楦髦菡畯?qiáng)制規(guī)定,如果場(chǎng)地所有者沒(méi)有配備足夠的AED設(shè)備,將有可能
          • 關(guān)鍵字: FPGA  除顫器解決方案  

          如何將PetaLinux移植到Xilinx FPGA上

          • 用戶可輕松將這款高穩(wěn)健操作系統(tǒng)安裝到目標(biāo)FPGA平臺(tái)上,以供嵌入式設(shè)計(jì)項(xiàng)目使用。從最初不起眼的膠合邏輯開(kāi)始,F(xiàn)PGA已經(jīng)歷了漫長(zhǎng)的發(fā)展道路。當(dāng)前FPGA的邏輯容量和靈活性已將其帶入了嵌入式設(shè)計(jì)的中心位置。目前,在
          • 關(guān)鍵字: PetaLinux  FPGA  賽靈思  

          在FPGA上優(yōu)化實(shí)現(xiàn)復(fù)數(shù)浮點(diǎn)計(jì)算

          • 性能浮點(diǎn)處理一直與高性能CPU相關(guān)聯(lián)。在過(guò)去幾年中,GPU也成為功能強(qiáng)大的浮點(diǎn)處理平臺(tái),超越了圖形,稱為GP-GPU(通用圖形處理單元)。新創(chuàng)新是在苛刻的應(yīng)用中實(shí)現(xiàn)基于FPGA的浮點(diǎn)處理。本文的重點(diǎn)是FPGA及其浮點(diǎn)性能和
          • 關(guān)鍵字: FPGA  浮點(diǎn)計(jì)算  

          經(jīng)驗(yàn)之談,工程師在電路設(shè)計(jì)中的八大誤區(qū)

          • 我們常常會(huì)發(fā)現(xiàn),自己想當(dāng)然的一些規(guī)則或道理往往會(huì)存在一些差錯(cuò)。電子工程師在電路設(shè)計(jì)中也會(huì)有這樣的例子。下面是一位工程師總結(jié)的八大誤區(qū)點(diǎn)?,F(xiàn)象一:這板子的PCB設(shè)計(jì)要求不高,就用細(xì)一點(diǎn)的線,自動(dòng)布吧點(diǎn)評(píng):
          • 關(guān)鍵字: 電路設(shè)計(jì)    PCB設(shè)計(jì)    FPGA    存儲(chǔ)器    降低功耗  

          NANO2開(kāi)發(fā)板實(shí)例之USB2.0接口通信回環(huán)

          • 基于FPGA實(shí)現(xiàn)USB2.0接口通信, USB2.0 PHY芯片是Cypress68013, 68013內(nèi)部集成8051 內(nèi)核,USB2.0芯片讀寫(xiě)需要對(duì)8051核進(jìn)行固件配置。一.FX2特性介紹1.1介紹Cypress Semiconductor公司的EZ-USB FX2是世界上第一款集
          • 關(guān)鍵字: FPGA    USB  

          通過(guò)EDA設(shè)計(jì)工具了解FPGA的設(shè)計(jì)流程

          • 對(duì)于初學(xué)者而言,FPGA的設(shè)計(jì)流程是否顯的又臭又長(zhǎng)呢?呵呵,如果真的有這樣的感覺(jué),沒(méi)有關(guān)系,下面我就通過(guò)對(duì)軟件的使用來(lái)了解FPGA的設(shè)計(jì)流程。1)使用synplify pro對(duì)硬件描述語(yǔ)言編譯并生成netlist綜合前要注意對(duì)器件的
          • 關(guān)鍵字: EDA  FPGA  

          基于FPGA的DDR3多端口讀寫(xiě)存儲(chǔ)管理設(shè)計(jì)

          • 引言本文以Xilinx公司的Kintex-7系列XC7K410T FPGA芯片和兩片Micron公司的MT41J128M16 DDR3 SDRAM芯片為硬件平臺(tái),設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的視頻圖形顯示系統(tǒng)的DDR3多端口存儲(chǔ)管理。1 總體架構(gòu)設(shè)計(jì)機(jī)載視頻圖形顯示系
          • 關(guān)鍵字: 存儲(chǔ)器控制  多端口  幀地址  DDR3  FPGA  

          在系統(tǒng)設(shè)計(jì)中的如何選擇半導(dǎo)體器件:ASIC,還是FPGA?

          • 作為一個(gè)系統(tǒng)設(shè)計(jì)工程師,經(jīng)常會(huì)遇到這個(gè)問(wèn)題:是選用ASIC還是FPGA?讓我們來(lái)看一看這兩者有什么不同。所謂ASIC,是專用集成電路(Application Specific Integrated Circuit)的簡(jiǎn)稱,電子產(chǎn)品中,應(yīng)用非常廣泛。ASIC的
          • 關(guān)鍵字: FPGA  ASIC  系統(tǒng)設(shè)計(jì)  成本因素  

          基于FPGA的電子表決器電路的設(shè)計(jì)與實(shí)現(xiàn)

          • 電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation,EDA)是以計(jì)算機(jī)為載體,在EDA軟件平臺(tái)上,用硬件描述語(yǔ)言VHDL完成設(shè)計(jì)文件,然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真,直至對(duì)于
          • 關(guān)鍵字: 表決器  設(shè)計(jì)  FPGA  仿真  

          基于FPGA有限域構(gòu)造的QC-LDPC分層譯碼器設(shè)計(jì)

          • 低密度奇偶校驗(yàn)(Low Density Parity—Check,LDPC)碼最早于1962年由R.Gallager提出,其實(shí)質(zhì)是一類具有稀疏校檢矩陣的線性分組碼。1996年,Mackay、Neal等人證明了LDPC碼是一種具有逼近Shannon極限性能的好碼,
          • 關(guān)鍵字: 有限域乘群  QC-LDPC碼  分層譯碼器  FPGA  

          基于FPGA的參數(shù)可調(diào)RS422接口電路設(shè)計(jì)實(shí)現(xiàn)

          • 當(dāng)前應(yīng)用廣泛的串行通信接口標(biāo)準(zhǔn)主要有RS232,RS422和RS485,其中RS232串行通信方式采用單端輸入輸出,傳輸距離短、通信速率低、抗干擾性能差;RS485與RS422均采用差分串行輸入輸出,但RS485只有一對(duì)雙絞線,只能工作
          • 關(guān)鍵字: FPGA  RS422  接口電路  

          基于PCI CAN的數(shù)據(jù)轉(zhuǎn)換系統(tǒng)設(shè)計(jì)

          • CAN總線是當(dāng)前最流行的工業(yè)現(xiàn)場(chǎng)總線之一,PCI則是一種應(yīng)用普遍的高速同步總線,具有32 bit帶寬,時(shí)鐘頻率為0~33 MHz,最大傳輸速率可達(dá)132 Mbitmiddot;s-1,廣泛應(yīng)用于數(shù)字圖像、語(yǔ)音及數(shù)據(jù)實(shí)時(shí)采集與處理等領(lǐng)域
          • 關(guān)鍵字: PCI  CAN  FPGA  PCI9054  

          基于FPGA的等效時(shí)間采樣

          • 在現(xiàn)代電子測(cè)量、通訊系統(tǒng)以及生物醫(yī)學(xué)等領(lǐng)域,經(jīng)常涉及對(duì)寬帶模擬信號(hào)進(jìn)行數(shù)據(jù)采集和存儲(chǔ),以便計(jì)算機(jī)進(jìn)一步進(jìn)行數(shù)據(jù)處理。為了對(duì)高速模擬信號(hào)進(jìn)行不失真采集,根據(jù)奈奎斯特定理,采樣頻率必須為信號(hào)頻率的2倍以上
          • 關(guān)鍵字: 等效時(shí)間采樣  FPGA  數(shù)據(jù)采集  變頻  

          一種精確幀同步算法及FPGA實(shí)現(xiàn)

          • 在衛(wèi)星通信系統(tǒng)中,發(fā)送端通常利用不同的分組時(shí)隙同步傳送處在同一傳輸頻帶內(nèi)的各路信號(hào),而接收端為了準(zhǔn)確識(shí)別和分離出數(shù)據(jù)流中的各路信號(hào),需要采用幀同步算法進(jìn)行分組檢測(cè)和符號(hào)同步,其中分組檢測(cè)用來(lái)識(shí)別數(shù)據(jù)分
          • 關(guān)鍵字: 幀同步  相關(guān)  FPGA  衛(wèi)星通信接收機(jī)  

          基于FPGA流水線結(jié)構(gòu)并行FFT的設(shè)計(jì)與實(shí)現(xiàn)

          • 離散傅里葉變換DFT在通信、控制、信號(hào)處理、圖像處理、生物信息學(xué)、計(jì)算物理、應(yīng)用數(shù)學(xué)等領(lǐng)域中有著廣泛的應(yīng)用。FFT算法是作為DFT快速算法提出的,它將長(zhǎng)序列的DFT分解為短序列的DFT,大大減少了運(yùn)算量。FFT的FPGA實(shí)
          • 關(guān)鍵字: FFT  FPGA  流水線  并行處理  
          共7200條 114/480 |‹ « 112 113 114 115 116 117 118 119 120 121 » ›|

          fpga-pwm介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga-pwm!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();