<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga-pwm

          基于FPGA的天線(xiàn)選通電路設(shè)計(jì)

          • 某定向設(shè)備采用多普勒效應(yīng)測(cè)向原理,即當(dāng)天線(xiàn)振子做圓周運(yùn)動(dòng)時(shí),天線(xiàn)振子本身與目標(biāo)信號(hào)源就會(huì)產(chǎn)生相對(duì)速度,使振子感應(yīng)到的信號(hào)產(chǎn)生了多普勒頻移,通過(guò)對(duì)振子感應(yīng)信號(hào)相位的處理,從而達(dá)到測(cè)向的目的。而為了提高天
          • 關(guān)鍵字: FPGA  VHDL  選通電路  分頻  

          SDR SDRAM(理論篇)

          • 由于SDRAM本身就是一個(gè)比較復(fù)雜的東西,之前小墨在學(xué)這方面東西的時(shí)候感覺(jué)很是吃力,于是那時(shí)候便暫時(shí)放下了,知道年后這段時(shí)間,小墨又重新拾起這個(gè)知識(shí)點(diǎn),想要一口氣把它調(diào)通了,再往下看其他的東西。學(xué)SDRAM,理
          • 關(guān)鍵字: fpga    sram  

          SDR SDRAM(架構(gòu)篇)

          • 今天我們來(lái)講的是SDRAM的架構(gòu)以及設(shè)計(jì),這也是小墨第一次接觸架構(gòu),也談不上給大家講,就是把我理解的當(dāng)做一個(gè)筆記分享給大家,我也試著做了一個(gè)SDRAM 的架構(gòu)word文檔,在文章的后面,喜歡的朋友可以下載下來(lái)看一下
          • 關(guān)鍵字: SDRAM    FPGA  

          SOPC進(jìn)階,自定義AD轉(zhuǎn)換IP核設(shè)計(jì)全流

          • 今天帶大家來(lái)設(shè)計(jì)一個(gè)自定義的IP核,我們從最基本的做起,包括datasheet 的理解,設(shè)計(jì)的整體框架,AD轉(zhuǎn)換代碼的編寫(xiě),仿真,Avalon-MM總線(xiàn)接口的編寫(xiě),硬件系統(tǒng)還是基于上次的硬件系統(tǒng),不過(guò)我們不再用altera給我們
          • 關(guān)鍵字: fpga    sopc  

          如何用FPGA實(shí)現(xiàn)4G無(wú)線(xiàn)球形檢測(cè)器

          • MIMO無(wú)線(xiàn)系統(tǒng)最佳硬判決檢測(cè)方式是最大似然檢測(cè)器。ML檢測(cè)因?yàn)楸忍卣`碼率 (BER)性能出眾,非常受歡迎。不過(guò),直接實(shí)施的復(fù)雜性會(huì)隨著天線(xiàn)和調(diào)制方案的增加呈指數(shù)級(jí)增強(qiáng),使ASIC或FPGA僅能用于使用少數(shù)天線(xiàn)的低密度調(diào)
          • 關(guān)鍵字: FPGA  MIMO  

          基于圖像增強(qiáng)的去霧快速算法的FPGA實(shí)現(xiàn)

          • 摘要:基于圖像增強(qiáng)方法,本文提出了一種使用亮度映射的圖像去霧快速算法。此算法通過(guò)調(diào)整室外多霧場(chǎng)景圖像的對(duì)比度,提高了霧中物體的辨識(shí)度。算法的復(fù)雜度低、處理延遲小,實(shí)時(shí)性高,利于FPGA的實(shí)現(xiàn)。實(shí)現(xiàn)時(shí)不需外
          • 關(guān)鍵字: 圖像增強(qiáng)  實(shí)時(shí)去霧  FPGA 亮度映射  

          十年漫長(zhǎng)探索 硬件仿真技術(shù)終成主流

          • 現(xiàn)在,無(wú)需再為堆積如山的驗(yàn)證報(bào)告一籌莫展了,要知道,硬件仿真已成為主流,這讓我們得以告別滿(mǎn)是灰塵的車(chē)間,將工作轉(zhuǎn)移到電腦桌面上。這一轉(zhuǎn)變并非一夜之間發(fā)生的,而更像是一段持續(xù)了十年的漫長(zhǎng)旅程 — 但
          • 關(guān)鍵字: 硬件仿真  芯片設(shè)計(jì)  FPGA  處理器  

          基于PWM超級(jí)電容充電裝置的設(shè)計(jì)裝置

          • 摘要:為了解決目前國(guó)內(nèi)外普遍使用儲(chǔ)能元件存在大量環(huán)境污染和壽命短的問(wèn)題,文中設(shè)計(jì)實(shí)現(xiàn)了一種用于基于PWM的超級(jí)電容充電裝置。該充電裝置包括:通訊裝置、轉(zhuǎn)換裝置、脈沖調(diào)制裝置、采樣裝置、邏輯控制裝置、穩(wěn)壓器
          • 關(guān)鍵字: 超級(jí)電容  PWM  充電裝置  脈沖調(diào)制  

          JESD204B轉(zhuǎn)換器內(nèi)確定性延遲解密

          • 對(duì)于需要一系列同步模數(shù)轉(zhuǎn)換器(ADC)的高速信號(hào)采樣和處理應(yīng)用,轉(zhuǎn)換器具有去相位偏移和匹配延遲變化的能力至關(guān)重要。圍繞該特性展開(kāi)的系統(tǒng)設(shè)計(jì)極為關(guān)鍵,因?yàn)閺哪M采樣點(diǎn)到處理模塊之間的任何延遲失配都會(huì)使性能下
          • 關(guān)鍵字: JESD204B    ADC    FPGA  

          基于BF533和FPGA的雷達(dá)信號(hào)模擬器設(shè)計(jì)實(shí)現(xiàn)

          • 隨著軍事技術(shù)的高速發(fā)展,現(xiàn)代雷達(dá)系統(tǒng)面臨著嚴(yán)峻的挑戰(zhàn)。為適應(yīng)新形勢(shì),在現(xiàn)代數(shù)字信號(hào)處理技術(shù)和數(shù)字計(jì)算機(jī)高速發(fā)展的基礎(chǔ)上,計(jì)算機(jī)仿真技術(shù)得到廣泛應(yīng)用,這也促使雷達(dá)信號(hào)模擬技術(shù)快速發(fā)展。雷達(dá)信號(hào)模擬器是現(xiàn)
          • 關(guān)鍵字: 雷達(dá)信號(hào)模擬器  DSP  FPGA  數(shù)字頻率合成  

          基于DSP的某導(dǎo)航計(jì)算機(jī)模塊的設(shè)計(jì)

          • 摘要:隨著現(xiàn)代導(dǎo)航技術(shù)的發(fā)展,慣性導(dǎo)航作為一種自主導(dǎo)航技術(shù)已經(jīng)廣泛應(yīng)用于多種武器系統(tǒng)中,而導(dǎo)航計(jì)算機(jī)又是捷聯(lián)式慣導(dǎo)的核心部件。文章提出了一種采用基于DSP的某型導(dǎo)航計(jì)算機(jī)模塊的解決方案,設(shè)計(jì)方案采用雙處理
          • 關(guān)鍵字: DSP  CAN  FPGA  光電隔離  慣導(dǎo)  

          多通道實(shí)時(shí)陣列信號(hào)處理系統(tǒng)的設(shè)計(jì)

          • 摘要:以全數(shù)字化信號(hào)產(chǎn)生和數(shù)字波束形成處理為基礎(chǔ)的數(shù)字化陣列雷達(dá)已成為當(dāng)代相控陣?yán)走_(dá)技術(shù)發(fā)展的一個(gè)重要趨勢(shì),本文針對(duì)現(xiàn)代數(shù)字化陣列雷達(dá)對(duì)多通道數(shù)據(jù)采集和實(shí)時(shí)處理的需求,設(shè)計(jì)了一種基于FPGA的多通道實(shí)時(shí)陣
          • 關(guān)鍵字: 陣列信號(hào)  多通道采集  FPGA  數(shù)字波束合成  

          采用雙閉環(huán)控制提高PWM的電源紋波抑制

          • 摘要:文章提出了一種新的調(diào)制技術(shù),以提高數(shù)字脈沖寬度調(diào)制器(PWM)的電源紋波抑制。這種調(diào)制技術(shù)的特點(diǎn)是使用兩個(gè)反饋點(diǎn)(開(kāi)關(guān)節(jié)點(diǎn)和輸出點(diǎn)),以使在相對(duì)低的開(kāi)關(guān)頻率下實(shí)現(xiàn)高增益和高帶寬。由此能夠得到高環(huán)路增益,
          • 關(guān)鍵字: 脈沖寬度調(diào)制(PWM)  帶寬  增益  紋波抑制  

          FPGA組成、工作原理和開(kāi)發(fā)流程

          • 1. FPGA概述FPGA是英文Field Programmable Gate Array的縮寫(xiě),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決
          • 關(guān)鍵字: FPGA  工作原理  開(kāi)發(fā)流程  

          嵌入式系統(tǒng)的自適應(yīng)前照燈系統(tǒng)設(shè)計(jì)

          • 摘要:為了改善駕駛員在夜間或能見(jiàn)度較低環(huán)境下的視野范圍,提高行駛的安全性,介紹了一種基于嵌入式系統(tǒng)的汽車(chē)自適應(yīng)前照燈系統(tǒng)的設(shè)計(jì)方案。此系統(tǒng)中的前照燈控制器采用FPGA來(lái)控制CAN總線(xiàn)控制器、數(shù)/模轉(zhuǎn)換器和全橋
          • 關(guān)鍵字: 步進(jìn)電機(jī)  FPGA  MCP2510  LMD18245  
          共7200條 115/480 |‹ « 113 114 115 116 117 118 119 120 121 122 » ›|

          fpga-pwm介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga-pwm!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();