fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

Digilent Nexys3 FPGA開(kāi)發(fā)板評(píng)測(cè)（三）

　　演示程序　　設(shè)計(jì)工具對(duì)于選擇FPGA進(jìn)行設(shè)計(jì)是非常重要的一個(gè)部分，Xilinx公司提供了強(qiáng)大的集成設(shè)計(jì)工具ISE Design Suite。Spartan-6系列FPGA芯片也是適用于Xilinx所倡導(dǎo)的目標(biāo)設(shè)計(jì)平臺(tái)，豐富的IP資源是設(shè)計(jì)變得更加靈活、方便。Digilent也提供了豐富的Demo程序和參考設(shè)計(jì)，可以在其官網(wǎng)免費(fèi)下載。　　本文的演示程序分為兩種版本，分別基于ISE和EDK?？梢粤私馊绾卧贗SE環(huán)境下進(jìn)行FPGA的設(shè)計(jì)以及如何用EDK搭建系統(tǒng)平臺(tái)。該演示程序主要是如何控制N
關(guān)鍵字： Digilent FPGA

基于GPS的恒溫晶振頻率校準(zhǔn)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)目前廣泛對(duì)高精度頻率源的需求，利用FPGA設(shè)計(jì)一種恒溫晶振頻率校準(zhǔn)系統(tǒng)。系統(tǒng)以GPS接收機(jī)提供的秒脈沖信號(hào)為基準(zhǔn)源，通過(guò)結(jié)合高精度恒溫晶振短期穩(wěn)定度高與GPS長(zhǎng)期穩(wěn)定特性好、跟蹤保持特性強(qiáng)的優(yōu)點(diǎn)，設(shè)計(jì)數(shù)字鎖相環(huán)調(diào)控恒溫晶振的頻率。詳細(xì)闡述系統(tǒng)的設(shè)計(jì)原理及方法，測(cè)試結(jié)果表明，恒溫晶振的頻率可快速被校準(zhǔn)到10 MHz，頻率偏差小于0．01Hz，具有良好的長(zhǎng)期穩(wěn)定性，適合在多領(lǐng)域中作為時(shí)間頻率的標(biāo)準(zhǔn)。
關(guān)鍵字：頻率校準(zhǔn) 恒溫晶振數(shù)字鎖相環(huán) FPGA

某光電裝備電機(jī)驅(qū)動(dòng)電路失效分析

摘要：驅(qū)動(dòng)電路的性能很大程度上影響整個(gè)系統(tǒng)的工作性能。驅(qū)動(dòng)電路的設(shè)計(jì)中主要考慮功能和性能等方面的因素。本文首先介紹了某平臺(tái)的電機(jī)驅(qū)動(dòng)電路，然后就實(shí)際工作及實(shí)驗(yàn)中驅(qū)動(dòng)電路出現(xiàn)的失效信息作以分析，對(duì)問(wèn)題進(jìn)
關(guān)鍵字：驅(qū)動(dòng)電路失效分析 H橋 PWM

從FPGA的制程競(jìng)賽看英特爾與Fabless的后續(xù)變化

　　在Altera宣布進(jìn)入采用英特爾的14奈米三閘極電晶體制程后，賽靈思(Xilinx)也不甘示弱，宣布進(jìn)入全新的產(chǎn)品線進(jìn)入臺(tái)積電(TSMC)20奈米的投片時(shí)程，并于今年第四季取得少量樣本，明年第一季正式進(jìn)入量產(chǎn)時(shí)程。　　然而，同樣也是采取臺(tái)積電的20奈米制程，Altera旗下的Arria10FPGA，則是在2014年初提供樣本販?zhǔn)郏瑔我耘_(tái)積電的20奈米制程的進(jìn)度上來(lái)說(shuō)，Altera落后賽靈思約有一季的時(shí)間。但相對(duì)的，Altera在14奈米三閘極電晶體制程，向英特爾靠攏，將于今年提供測(cè)試晶片。就這方面
關(guān)鍵字： Altera FPGA

三原則助力FPGA系統(tǒng)設(shè)計(jì)

　　一.面積與速度的平衡互換原則　　這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計(jì)的工作頻率是不固定的，而是和設(shè)計(jì)本身的延遲緊密相連)。在實(shí)際設(shè)計(jì)中，使用最小的面積設(shè)計(jì)出最高的速度是每一個(gè)開(kāi)發(fā)者追求的目標(biāo)，但是“魚(yú)和熊掌不可兼得”，取舍之間展示了一個(gè)開(kāi)發(fā)者的智慧。　　1.速度換面積　　速度優(yōu)勢(shì)可以換取面積的節(jié)約。面積越小，就意味著可以用更低的成本來(lái)實(shí)現(xiàn)產(chǎn)品的功能。速度換面積的
關(guān)鍵字： FPGA DSP

避免下一個(gè)雄心勃勃的產(chǎn)品發(fā)布遭遇擱淺

工業(yè)、航空航天和國(guó)防系統(tǒng)中常見(jiàn)之 24V 至 28V 中間總線與新式數(shù)字處理器之輸入電源電壓之間不斷加大的差距帶來(lái)了設(shè)計(jì)風(fēng)險(xiǎn)，有可能輕易導(dǎo)致系統(tǒng)故障、有毒煙霧甚至更加糟糕的火災(zāi)。
關(guān)鍵字：凌力爾特 FPGA

物聯(lián)網(wǎng)融合自動(dòng)化推動(dòng)高效生產(chǎn)模式變革

　　伴隨物聯(lián)網(wǎng)技術(shù)應(yīng)用的擴(kuò)展，工業(yè)生產(chǎn)與其結(jié)合的趨勢(shì)越發(fā)明顯，如今自動(dòng)化生產(chǎn)模式與物聯(lián)網(wǎng)技術(shù)更有不斷融合的趨勢(shì)，或帶來(lái)更高效的生產(chǎn)模式變革。　　現(xiàn)代工業(yè)生產(chǎn)尤其是自動(dòng)化生產(chǎn)過(guò)程中，要用各種傳感器來(lái)監(jiān)視和控制生產(chǎn)過(guò)程中的各個(gè)參數(shù)，使設(shè)備工作在正常狀態(tài)或最佳狀態(tài)，并使產(chǎn)品達(dá)到最好的質(zhì)量。因此可以說(shuō)，沒(méi)有眾多的優(yōu)良的傳感器，現(xiàn)代化生產(chǎn)也就失去了基礎(chǔ)。　　專家表示自物聯(lián)網(wǎng)誕生以來(lái)，很多工業(yè)自動(dòng)化業(yè)內(nèi)人士認(rèn)為物聯(lián)網(wǎng)將為工業(yè)自動(dòng)化加速發(fā)展增加新的引擎，隨著物聯(lián)網(wǎng)與工業(yè)自動(dòng)化的深度融合。　　目前物聯(lián)網(wǎng)與工業(yè)
關(guān)鍵字：物聯(lián)網(wǎng) FPGA SoC

美高森美發(fā)布System Builder設(shè)計(jì)工具

致力于提供低功耗、高安全性、高可靠性以及高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC) 宣布SmartFusion?2 SoC FPGA用戶現(xiàn)在可以獲益于其新近發(fā)布的系統(tǒng)創(chuàng)建器(System Builder)設(shè)計(jì)工具。
關(guān)鍵字：美高森美 FPGA 嵌入式

ASIC設(shè)計(jì)服務(wù)何去何從？高端應(yīng)用和中國(guó)客戶是兩大關(guān)鍵詞

“Is ASIC dead ?”這是剛剛落下帷幕的2013“深圳(國(guó)際)集成電路創(chuàng)新與應(yīng)用展”(China IC Expo，簡(jiǎn)稱CICE)上業(yè)界熱議的一個(gè)話題。的確，現(xiàn)如今FPGA越來(lái)越“強(qiáng)勢(shì)”，越來(lái)越多地將ARM核、MCU、DSP等融合進(jìn)來(lái)，在性能和功耗上對(duì)ASIC進(jìn)行全面圍堵。不只如此，當(dāng)硅制造技術(shù)進(jìn)入到28nm甚至更低節(jié)點(diǎn)時(shí)，芯片制造動(dòng)輒上百萬(wàn)美金的NRE費(fèi)用也讓系統(tǒng)設(shè)計(jì)公司吃不消。
關(guān)鍵字：富士通 ASIC FPGA

美高森美推出高集成度IGLOO2拓寬FPGA產(chǎn)品組合

　美高森美公司(Microsemi Corporation) 現(xiàn)在宣布推出用于工業(yè)、商業(yè)、航空、國(guó)防、通信和安全應(yīng)用的IGLOO?2現(xiàn)場(chǎng)可編程門陣列(FPGA)系列產(chǎn)品?；诜且资钥扉W技術(shù)的IGLOO2 FPGA器件具有最多的主流FPGA特性功能，包括通用輸入/輸出(GPIOs)、5G SERDES接口，以及現(xiàn)今市場(chǎng)上很多相似器件都提供的PCI Express? endpoint，并且具有業(yè)界唯一的高性能存儲(chǔ)器子系統(tǒng)。
關(guān)鍵字：美高森美 FPGA IGLOO2

國(guó)內(nèi)FPGA如何因地制宜探索FPGA研制與應(yīng)用發(fā)展新道路

　　歸納而言，國(guó)產(chǎn)FPGA產(chǎn)業(yè)化之路的主要挑戰(zhàn)仍然表現(xiàn)在專業(yè)人才缺、產(chǎn)業(yè)周期長(zhǎng)、技術(shù)門檻高及投入資金大。加之其他外部因素，例如市場(chǎng)需求變化頻、整機(jī)研發(fā)周期短、芯片更新?lián)Q代快、產(chǎn)品成本控制低、配套生產(chǎn)能力弱、培育引導(dǎo)環(huán)境缺等因素，給國(guó)產(chǎn)FPGA的研制單位無(wú)形中增加了更大的壓力。　　國(guó)內(nèi)的FPGA廠商應(yīng)該因地制宜，在跟隨半導(dǎo)體工藝改進(jìn)步伐的同時(shí)，結(jié)合市場(chǎng)細(xì)分需求的變化，利用系統(tǒng)整合與設(shè)計(jì)服務(wù)的競(jìng)爭(zhēng)優(yōu)勢(shì)，探索FPGA研制與應(yīng)用發(fā)展的新道路。　　面向細(xì)分的應(yīng)用市場(chǎng)，實(shí)現(xiàn)芯片級(jí)的整合理念，包括探討可
關(guān)鍵字： FPGA IP授權(quán)

整合高性能儀器和FPGA 實(shí)現(xiàn)最佳WLAN測(cè)量

在《下一代無(wú)線局域網(wǎng)》白皮書(shū)中已經(jīng)討論了最新的802.11標(biāo)準(zhǔn)存在的一些問(wèn)題。眾所周知，測(cè)試工程師都想盡快找到測(cè)試該標(biāo)準(zhǔn)的測(cè)試設(shè)備。大多數(shù)測(cè)試工程師發(fā)現(xiàn)使用最佳性能的昂貴盒式儀器的傳統(tǒng)方法已經(jīng)無(wú)法適用于該情況。出現(xiàn)該問(wèn)題的原因十分簡(jiǎn)單：測(cè)試工程師急需各種資源，主要包括時(shí)間、預(yù)算和空間。
關(guān)鍵字： NI 測(cè)量 MIMO FPGA

基于Flash和JTAG的FPGA系統(tǒng)

基于Flash和JTAG的FPGA系統(tǒng), 引言針對(duì)需要切換多個(gè)FPGA配置碼流的場(chǎng)合， Xilinx公司提出了一種名為System ACE的解決方案，它利用CF(Compact Flash)存儲(chǔ)卡來(lái)替代配置用PROM,用專門的ACE控制芯片完成CF卡的讀寫，上位機(jī)軟件生成專用的ACE文件并下
關(guān)鍵字：系統(tǒng) FPGA JTAG Flash 基于