fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

解析PWM開(kāi)關(guān)穩(wěn)壓電源尖峰干擾

　1　引言　　PWM（PulseWidthmodulation）型開(kāi)關(guān)穩(wěn)壓電源具有體積小、效率高的優(yōu)點(diǎn)，作為電源設(shè)備在許多領(lǐng)域得到了廣泛的應(yīng)用。但是，開(kāi)關(guān)三極管的工作狀態(tài)轉(zhuǎn)換持續(xù)期短、頻譜甚寬的尖峰干擾是其致命弱點(diǎn)，它不僅影
關(guān)鍵字：尖峰干擾穩(wěn)壓電源開(kāi)關(guān) PWM 解析

基于FPGA的IP核8051上實(shí)現(xiàn)TCP/IP的設(shè)計(jì)

該便攜式接觸網(wǎng)故障信號(hào)分析儀采用圖形化程序設(shè)計(jì)語(yǔ)言LabVIEW開(kāi)發(fā)設(shè)計(jì), 可實(shí)現(xiàn)數(shù)據(jù)的高速實(shí)時(shí)采集、在線分析、自動(dòng)存儲(chǔ)、顯示等功能。高速數(shù)字化儀NI PXI- 5112卡采樣速度高、性能穩(wěn)定可靠, 適宜對(duì)高速變化信號(hào)的實(shí)時(shí)監(jiān)測(cè)。將軟件安裝在PXI- 1042工控機(jī)上, 具有體積小、抗干擾能力強(qiáng)、攜帶方便等特點(diǎn), 同時(shí)具有故障性質(zhì)判斷、故障定位功能。該系統(tǒng)目前已經(jīng)在石家莊變電所現(xiàn)場(chǎng)運(yùn)行, 效果良好。
關(guān)鍵字： FPGA 8051 TCP IP

基于FPGA的智能變送器的設(shè)計(jì)與實(shí)現(xiàn)

摘要：根據(jù)工業(yè)應(yīng)用的實(shí)際需要以及網(wǎng)絡(luò)通信發(fā)展的功能要求，提出了基于FPGA智能變送器控制系統(tǒng)的總體方案，設(shè)計(jì)了以XILINX公司的Spartan3系列XC3S4005PO208C可編程邏輯器件為主控制器、DM9000A為以太網(wǎng)通信接口、SJA
關(guān)鍵字： FPGA 智能變送器

FPGA控制下面陣CCD時(shí)序發(fā)生器設(shè)計(jì)及硬件實(shí)現(xiàn)

摘要在分析Sony公司ICX098BQ面陣CCD圖像傳感器驅(qū)動(dòng)時(shí)序的基礎(chǔ)上，對(duì)可調(diào)節(jié)曝光時(shí)間的CCD時(shí)序發(fā)生器及其硬件電路進(jìn)行設(shè)計(jì)。選用FPGA器件作為硬件設(shè)計(jì)平臺(tái)，使用VHDL語(yǔ)言對(duì)時(shí)序關(guān)系進(jìn)行了硬件描述。采用QuartusII 8.0
關(guān)鍵字： FPGA CCD 面陣發(fā)生器

符合中國(guó)移動(dòng)標(biāo)準(zhǔn)協(xié)議轉(zhuǎn)換器中的HDLC協(xié)議的FPGA設(shè)計(jì)與實(shí)現(xiàn)

隨著通信與網(wǎng)絡(luò)技術(shù)的不斷發(fā)展，使我國(guó)用現(xiàn)有的E1資源來(lái)傳輸以太網(wǎng)業(yè)務(wù)成為廣泛的應(yīng)用。以太網(wǎng)數(shù)據(jù)要通過(guò)E1線路傳輸就必須對(duì)以太網(wǎng)凈荷數(shù)據(jù)進(jìn)行幀封裝，才能從E1線路上恢復(fù)出以太網(wǎng)數(shù)據(jù)幀，完成以太網(wǎng)數(shù)據(jù)的交換。通常，以太網(wǎng)數(shù)據(jù)是通過(guò)HDLC協(xié)議或GFP協(xié)議來(lái)進(jìn)行封裝的。本文介紹了中國(guó)移動(dòng)標(biāo)準(zhǔn)協(xié)議轉(zhuǎn)換器中以太網(wǎng)到單路E1轉(zhuǎn)換器HDLC協(xié)議封裝的FPGA（現(xiàn)場(chǎng)可編程邏輯陣列）設(shè)計(jì)與實(shí)現(xiàn)。
關(guān)鍵字：中國(guó)移動(dòng) FPGA 201106

基于FPGA的NAND Flash ECC校驗(yàn)

摘要基于Flash存儲(chǔ)器的Hamming編碼原理，在Altera QuartusⅡ7．0開(kāi)發(fā)環(huán)境下，實(shí)現(xiàn)ECC校驗(yàn)功能。測(cè)試結(jié)果表明，該程序可實(shí)現(xiàn)每256 Byte數(shù)據(jù)生成3 Byte的ECC校驗(yàn)數(shù)據(jù)，能夠檢測(cè)出1 bit錯(cuò)誤和2 bit錯(cuò)誤，對(duì)于1 bit錯(cuò)誤
關(guān)鍵字： Flash FPGA NAND ECC

三相電壓型PWM整流器直接功率控制方法綜述

　本文首先介紹了直接功率控制在三相電壓型PWM整流器中的應(yīng)用優(yōu)勢(shì)并說(shuō)明了其控制思路，重點(diǎn)介紹了三相電壓型整流器的兩電平、三電平電路拓?fù)浣Y(jié)構(gòu)，以及當(dāng)前直接功率控制的主要方法和實(shí)現(xiàn)原理，最后對(duì)三相PWM整流器的直接功率控制技術(shù)的發(fā)展方向做了展望。
關(guān)鍵字：控制方法綜述功率直接電壓 PWM 整流器三相

一種基于ARM 的FPGA可重構(gòu)配置方法的實(shí)現(xiàn)及應(yīng)用

隨著半導(dǎo)體工藝技術(shù)的迅猛發(fā)展，現(xiàn)場(chǎng)可編程邏輯器件FPGA的集成度迅速提高，已達(dá)到百萬(wàn)門(mén)量級(jí)，與此同時(shí)，F(xiàn)PGA中的邏 ...
關(guān)鍵字： ARM FPGA 加載配置

多路舵機(jī)控制PWM發(fā)生器的設(shè)計(jì)與Proteus仿真

摘要：PWM脈寬信號(hào)調(diào)制是現(xiàn)代電子行業(yè)中使用較為廣泛的一種脈沖信號(hào)，其典型應(yīng)用就是舵機(jī)控制。以Proteus和Keil軟件為基礎(chǔ)，介紹了在Proteus環(huán)境下利用51單片機(jī)產(chǎn)生多路PWM脈沖的實(shí)現(xiàn)方法。最后以一個(gè)典型的應(yīng)用實(shí)例
關(guān)鍵字： Proteus 仿真設(shè)計(jì) 發(fā)生器控制 PWM 路舵機(jī)

IIR數(shù)字濾波器的Matlab和FPGA實(shí)現(xiàn)

摘要：提出一種通過(guò)兩個(gè)二階節(jié)級(jí)聯(lián)構(gòu)成四階IIR數(shù)字橢圓濾波器的設(shè)計(jì)方法，并利用Matlab仿真軟件設(shè)計(jì)了通帶內(nèi)波紋不大于0．1 dB，阻帶衰減不小于42 dB的IIR數(shù)字濾波器。論述了一種采用可編程邏輯器件，通過(guò)VHDL硬件描
關(guān)鍵字： Matlab FPGA IIR 數(shù)字濾波器

FPGA時(shí)鐘設(shè)計(jì)

摘要：在FPGA設(shè)計(jì)中，為了成功地操作，可靠的時(shí)鐘是非常關(guān)鍵的。設(shè)計(jì)不良的時(shí)鐘在極限的溫度、電壓下將導(dǎo)致錯(cuò)誤的行為。在設(shè)計(jì)PLD／FPGA時(shí)通常采用如下四種類(lèi)型時(shí)鐘：全局時(shí)鐘、門(mén)控時(shí)鐘、多級(jí)邏輯時(shí)鐘和波動(dòng)式時(shí)鐘。
關(guān)鍵字： FPGA 時(shí)鐘設(shè)計(jì)

基于FPGA的自適應(yīng)波束形成算法實(shí)現(xiàn)

　1 引言　　在雷達(dá)及聲納信號(hào)處理系統(tǒng)中，波束形成算法通常采用DSP軟件編程實(shí)現(xiàn)，控制邏輯電路采用CPLD來(lái)完成，這種方法具有軟件編程靈活、功能易于擴(kuò)展的優(yōu)點(diǎn)，但對(duì)于實(shí)時(shí)性能要求很高的系統(tǒng)，如雷達(dá)、聲納探測(cè)和
關(guān)鍵字： FPGA 自適應(yīng)波束算法

基于FPGA的實(shí)時(shí)中值濾波器硬件實(shí)現(xiàn)

針對(duì)高清圖像在中值濾波預(yù)處理過(guò)程中排序量多、速度慢的特點(diǎn)，提出適合鄰域圖像并行處理機(jī)的分塊存儲(chǔ)方法。在流水線結(jié)構(gòu)下，1個(gè)時(shí)鐘周期可以并行處理32個(gè)3×3鄰域的中值濾波運(yùn)算，實(shí)現(xiàn)了高速、實(shí)時(shí)的1 920×1 080灰度圖像中值濾波器。
關(guān)鍵字： FPGA 中值濾波硬件實(shí)現(xiàn)

基于FPGA的多路數(shù)字信號(hào)復(fù)分接器的設(shè)計(jì)

在現(xiàn)代數(shù)字通信中，對(duì)數(shù)據(jù)傳輸容量和傳輸效率的要求越來(lái)越高，因此經(jīng)常依據(jù)時(shí)分復(fù)用[1]的原理通過(guò)數(shù)字復(fù)接與分...
關(guān)鍵字：數(shù)字復(fù)接技術(shù) FPGA 時(shí)分復(fù)用

萊迪思宣布首個(gè)符合PCI Express 2.0規(guī)范的低成本FPGA

　　萊迪思半導(dǎo)體公司日前宣布LatticeECP3TMFPGA系列符合PCI Express 2.0在2.5Gbps的規(guī)范。針對(duì)最近PCI – SIG研討會(huì)上涉及的1-通道和 4-通道配置，LatticeECP3 FPGA和其PCI Express(PCIe)IP核通過(guò)了符合PCI - SIGPCIe 2.0規(guī)范和互操作性的測(cè)試，確保萊迪思的解決方案與現(xiàn)有的支持系統(tǒng)的PCIe 2.0具有互操作性。
關(guān)鍵字：萊迪思 FPGA