<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會員技術(shù)專刊紙質(zhì)版免費(fèi)索閱看這里來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開關(guān)應(yīng)用實(shí)現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實(shí)現(xiàn)車載ECU集成？來與NXP聊一聊吧！

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga-pwm

fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

利用CPLD來替代微控制器的6種方法

引言如果告訴便攜式電子設(shè)計(jì)人員有一種低功耗數(shù)字器件能使他們利用軟件程序來重新配置硬件工作，他們中的十個...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

我學(xué)習(xí)FPGA的總結(jié)

閱讀本文的人群：熟悉數(shù)字電路基本知識（如加法器、計(jì)數(shù)器、RAM等），熟悉基本的同步電路設(shè)計(jì)方法，熟悉HDL語言，對FPGA...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

verilog中阻塞賦值和非阻塞復(fù)制的理解

阻塞和非阻塞語句作為verilogHDL語言的最大難點(diǎn)之一，一直困擾著FPGA設(shè)計(jì)者，即使是一個頗富經(jīng)驗(yàn)的設(shè)計(jì)工程師，...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

選擇VHDL或者verilog HDL還是System Verilog？

硬件描述語言HDL（HardwareDescribeLanguage）HDL概述隨著EDA技術(shù)的發(fā)展，使用硬件語言設(shè)計(jì)PLD/FPGA成為一...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

系統(tǒng)級芯片設(shè)計(jì)語言和驗(yàn)證語言的發(fā)展

作者：韓俊剛時間：2006-02-1117:08:15來自：西安郵電學(xué)院ASIC設(shè)計(jì)中心簡介：由于微電子技術(shù)的迅速發(fā)...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

FPGA設(shè)計(jì)中關(guān)鍵問題的研究

隨著FPGA(FieldProgrammableGateArray)容量、功能以及可靠性的提高，其在現(xiàn)代數(shù)字通信系統(tǒng)中的應(yīng)用日漸廣...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

讓Verilog仿真狀態(tài)機(jī)時可以顯示狀態(tài)名

Situation:我們平時使用Verilog進(jìn)行狀態(tài)機(jī)編碼時，通常使用parameter對狀態(tài)名進(jìn)行定義，這樣寫Case語句的時候...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

基于Nios的DDS高精度信號源實(shí)現(xiàn)

摘要：直接數(shù)字頻率合成器DDS具有極高的分辨率、頻率轉(zhuǎn)換速度快、相位噪聲低等優(yōu)點(diǎn)。以ALTERA公司的CPU軟核Ni...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

FPGA系統(tǒng)設(shè)計(jì)實(shí)戰(zhàn)經(jīng)驗(yàn)分享FPGA系統(tǒng)設(shè)計(jì)實(shí)戰(zhàn)經(jīng)驗(yàn)分享

這個帖子主要和大家介紹一些我們在FPGA硬件系統(tǒng)設(shè)計(jì)過程中遇到的問題和解決的方法。也歡迎大家一起參與討論...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

FPGA基礎(chǔ)入門

IP（IntellectualProperty）就是常說的知識產(chǎn)權(quán)。美國Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為用于ASIC、AS...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

讓生物識別技術(shù)成為FPGA動態(tài)部分重配置功能的“殺手級”應(yīng)用

　　摘要：我們在本項(xiàng)工作中解決的問題是：證實(shí)部分重配置適用于基于生物識別特性的復(fù)雜個人識別算法的開發(fā);運(yùn)用二維設(shè)計(jì)抽象層對功能進(jìn)行空間和時間的管理。　　關(guān)鍵詞：生物識別;指紋識別;FPGA;部分重配置　　自動指紋識別系統(tǒng) 　　指紋識別是自動個人識別技術(shù)中使用的最常見、最可靠的技術(shù)。大體上，實(shí)現(xiàn)的技術(shù)將自動指紋識別(AFAS) 劃分為在不同時間和不同條件下執(zhí)行的兩個階段：登記和識別。
關(guān)鍵字：生物識別 FPGA 201102

全景圖像實(shí)時展開在FPGA上的實(shí)現(xiàn)

　　摘要：全景攝像機(jī)可以使用一個攝像頭獲取周圍360°的環(huán)境信息，與以往的多攝像機(jī)獲取方法相比大大節(jié)省了硬件資源，并且在還原全景圖時避免了多畫面拼接產(chǎn)生的“鬼影”問題。但由于反射式全景攝像機(jī)獲取的畫面為極坐標(biāo)視圖，為適應(yīng)人眼觀察習(xí)慣需要對其進(jìn)行展開。本文在FPGA上實(shí)現(xiàn)了對反射式全景圖像的實(shí)時展開，在27MHz系統(tǒng)時鐘的驅(qū)動，生成122萬像素的展開圖像達(dá)到了21.97fps的幀速。　　
關(guān)鍵字： FPGA 全景攝像機(jī)

基于FPGA 的嵌入式塊SRAM 的設(shè)計(jì)

摘　要：文章中提出了一種應(yīng)用于FPGA 的嵌入式可配置雙端口的塊存儲器。該存儲器包括與其他電路的布線接口、可配置邏輯、可配置譯碼、高速讀寫電路。在編程狀態(tài)下，可對所有存儲單元進(jìn)行清零，且編程后為兩端口獨(dú)立
關(guān)鍵字： FPGA SRAM 嵌入式

FPGA市場潛力無限

　　伴隨著通信、工業(yè)、軍事、汽車，以及消費(fèi)類電子市場的強(qiáng)勁反彈，幾乎每一家分析機(jī)構(gòu)都毫無例外的預(yù)測FPGA市場2011年以及未來會有較大的增長。來自IC Insight的數(shù)據(jù)顯示，2010年P(guān)LD的市場增長率超過了45%，達(dá)到48億美元。預(yù)計(jì)到2014年，總市值將進(jìn)一步增加到70億美元，排名整個半導(dǎo)體行業(yè)增速最快的第三位。　　
關(guān)鍵字： Xilinx FPGA

基于FPGA的多級小波逆變換實(shí)時系統(tǒng)設(shè)計(jì)

針對JPEG2000解碼系統(tǒng)中的核心處理模塊――離散小波逆變換(IDWT)，提出了一種基于FPGA的多級小波逆變換的高速、實(shí)時的硬件解決方案。仿真驗(yàn)證表明本方案能夠滿足連續(xù)輸入的數(shù)據(jù)進(jìn)行實(shí)時處理的要求，并且所設(shè)計(jì)的系統(tǒng)具有功耗低、成本低等優(yōu)點(diǎn)。
關(guān)鍵字： FPGA 多級小波逆變換實(shí)時系統(tǒng)

共7201條 321/481 |‹ « 319 320 321 322 323 324 325 326 327 328 » ›|

fpga-pwm介紹

您好，目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條，闡述對fpga-pwm的理解，并與今后在此搜索fpga-pwm的朋友們分享。創(chuàng)建詞條

fpga-pwm電路

單片機(jī)PWM控制輸出電路
幾種簡單的脈寬可調(diào)電路圖解
TL494工作原理圖解（引腳功能_內(nèi)部結(jié)構(gòu)_參數(shù)及開關(guān)電源電路）
穩(wěn)壓電源PWM芯片UC3846的應(yīng)用設(shè)計(jì)方案

fpga-pwm相關(guān)帖子

使用PWM輸出方式驅(qū)動有刷直流電機(jī)
M453如果是用PWMCH5通道，中間PDMAPWM0P2RX這個選什么參數(shù)呢？
用N76E003做BLDC控制，如果用掩碼把PWM0屏蔽掉，還能產(chǎn)生PWM0中斷嗎？
N76E003給PWM寄存器賦值程序運(yùn)行一段時間后就跑飛是為什么？
在NuEdu，pwmdac示例程序中，讓pwm來供電，為什么pwm產(chǎn)生的是輸出假象的電壓？
M451每個PWM波形是否能單獨(dú)控制？
SMT32的PWM波形輸出配置的大神總結(jié)
用pwm去控制超聲波模塊時，自動裝載模式下，超聲波的噪音很大是為什么？

fpga-pwm資料下載

萊迪思CertusPro-NX 高級通用FPGA
手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
呼吸燈效果
萊迪思CrossLink
萊迪思 MachXO2 FPGA

fpga-pwm專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();