根據(jù)CMI碼的特性,介紹了一種新的編程思路實現(xiàn)CMI編碼,在Max+PlusⅡ開發(fā)平臺上使用VHDL編程實現(xiàn)CMI編碼,并得到仿真波形。實驗結(jié)果表明,這種編程思路簡單、清晰。在產(chǎn)生7位偽隨機序列的前提下,分別對“O”,“1”進行編碼。這種思路為其他碼型設(shè)計提供了參考。
關(guān)鍵字:
CPLD FPGA CMI 編碼
在高速移動下,OFDM系統(tǒng)載波間正交性被破壞,出現(xiàn)載波間干擾(ICI),嚴重影響系統(tǒng)性能,必須采用適當(dāng)?shù)木饧夹g(shù)以補償ICI。為了保證通信的有效性和實時性要求,使用FPGA實現(xiàn)了一種低復(fù)雜度的最小均方誤差(MMSE)OFDM均衡器算法。在ISE軟件平臺上使用Verilog語言編寫程序,并在Xilinx公司Virtex-2實驗板(XC2V930芯片)上對設(shè)計進行了驗證。
關(guān)鍵字:
OFDM FPGA 移動 均衡器
摘要:基于FPGA的應(yīng)用技術(shù),采用Altera公司DE2-70開發(fā)板的CycloneⅡ系列EP2C70作為核心器件,設(shè)計了一種基于FPGA的新型可調(diào)信號發(fā)生器。通過QuartusⅡ軟件及Vetilog HDL編程語言設(shè)計LPM_ROM模塊定制數(shù)據(jù)ROM,并通過地
關(guān)鍵字:
FPGA 信號發(fā)生器
隨著數(shù)字技術(shù)的飛速發(fā)展,各種數(shù)字顯示屏也隨即涌現(xiàn)出來有l(wèi)ed、LCD、DLP等,各種數(shù)字大屏幕的控制系統(tǒng)多種多樣,有用ARM+FPGA脫機控制系統(tǒng),也有用PC+DVI接口解碼芯片+FPGA芯片聯(lián)機控制系統(tǒng),在這里我們講述一種不僅
關(guān)鍵字:
圖像 顯示系統(tǒng) 系統(tǒng) 設(shè)計 大屏幕 LED FPGA 芯片 控制
電子設(shè)計自動化EDA(ElectronicDesignAutomation)是指以計算機為工作平臺,以EDA軟件為開發(fā)環(huán)境,以硬件描...
關(guān)鍵字:
CPLD FPGA Flash RAM EDA VHDL
摘要:在水下激光成像系統(tǒng)中,由于復(fù)雜的水下環(huán)境對激光傳輸?shù)挠绊戄^大,為了更加有效地實現(xiàn)距離選通功能,該同步控制電路的設(shè)計選用高性能的Altera Stratix III系列的FPGA。電路分為距離延遲和門延遲2個模塊,創(chuàng)新地
關(guān)鍵字:
控制 電路設(shè)計 同步 距離 激光 成像 FPGA
基于NiosⅡ的SD卡驅(qū)動程序開發(fā),摘要:提出一種在FPGA NiosⅡ軟核處理器下SD卡驅(qū)動設(shè)計的方法。采用Altera公司的FPGA可編程邏輯器件,構(gòu)建了NiosⅡ軟核處理器平臺,并在此之上實現(xiàn)了SD卡的驅(qū)動設(shè)計。實驗結(jié)果表明:設(shè)計提高了FPGA系統(tǒng)的設(shè)計靈活度,
關(guān)鍵字:
程序開發(fā) 驅(qū)動 SD Nios 基于 FPGA ARM
在高頻PWM開關(guān)變換器中,為保證功率MOSFET在高頻、高壓、大電流下工作,要設(shè)計可靠的柵極驅(qū)動電路。一個性能良好的驅(qū)動電路要求觸發(fā)脈沖應(yīng)具有足夠快的上升和下降速度,脈沖前后沿要陡峭;驅(qū)動源的內(nèi)阻要足夠小、電流
關(guān)鍵字:
驅(qū)動 電路設(shè)計 變換器 開關(guān) 升壓 ZVT-PWM 基于
0 引言 由于當(dāng)前溫室效應(yīng)和能源危機的影響,使得人們對節(jié)能技術(shù)越來越關(guān)注。LED照明具有節(jié)能、壽命長等優(yōu)點,LED照明技術(shù)作為新型綠色照明技術(shù),目前的應(yīng)用日趨廣泛。LED的白光照明通常是使用藍、綠、紅三原色多
關(guān)鍵字:
模組 驅(qū)動 控制 電路設(shè)計 LED 白光 調(diào)節(jié) 電路 介紹 PWM
1 概述隨著現(xiàn)代通信設(shè)備的迅速發(fā)展,特別是微電子技術(shù)的發(fā)展,伴隨著各種電源的發(fā)展,各種各樣的 PWM型直流變換器集成控制器也不斷出現(xiàn),這使開關(guān)穩(wěn)壓電源的元件數(shù)量大幅度減少。這不但使開關(guān)穩(wěn)壓電源的可靠性提高,而且還
關(guān)鍵字:
分析 電路 振蕩器 芯片 PWM
待機是指產(chǎn)品已連接到電源上,但處于未運行在其主要功能時的狀態(tài)。待機的目的就是要降低電源在空載或輕載時的損耗。這可以通過許多控制功能芯片來實現(xiàn),例如集成芯片L5991等。目前,很多PWM芯片還不具有變頻的待機功
關(guān)鍵字:
設(shè)計 實現(xiàn) 功能 待機 芯片 開關(guān)電源 PWM
全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )今天宣布推出其第四代部分可重配置設(shè)計流程,以及智能時鐘門控技術(shù)的多項全新強化方案,可針對Virtex™®-6 FPGA設(shè)計中BRAM(block-RAM)降低24%的動態(tài)功耗。設(shè)計人員即日起即可下載ISE12.2設(shè)計套件,利用其簡便易用、直觀的部分可重配置設(shè)計流程,進一步降低功耗和整體系統(tǒng)成本。同時,最新推出的ISE版本還可提供一項低成本仿真方案, 支持嵌入式設(shè)計流程。
賽靈思 ISE
關(guān)鍵字:
Xilinx FPGA ISE12.2
引言隨著FPGA技術(shù)的發(fā)展,出現(xiàn)了一種新概念的嵌入式系統(tǒng),即SOPC(SystemOnProgrammableChip)。SOPC技...
關(guān)鍵字:
FPGA SOPC NOR Flash 嵌入式
fpga-pwm介紹
您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。
創(chuàng)建詞條