首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

以FPGA為核心控制模塊，搭載MAX1300為數(shù)據(jù)采集模塊，完成8通道、16位精度數(shù)據(jù)采集系統(tǒng)。采集數(shù)據(jù)在FPGA內(nèi)部?jī)?chǔ)存，DSP在適當(dāng)時(shí)刻對(duì)其進(jìn)行讀取以完成伺服控制工作。針對(duì)以往數(shù)據(jù)采集系統(tǒng)的局限，F(xiàn)PGA內(nèi)部對(duì)所采集數(shù)據(jù)進(jìn)行預(yù)處理，減輕了CPU數(shù)據(jù)處理強(qiáng)度和負(fù)擔(dān)。詳細(xì)介紹了各芯片硬件電路設(shè)計(jì)，給出FPGA內(nèi)部各功能模塊邏輯圖。
關(guān)鍵字： FPGA 通道數(shù)據(jù) 采集系統(tǒng)

TI 推出三款最新開關(guān)模式獨(dú)立電池充電器 IC

　　德州儀器 (TI) 宣布面向 5 V 至 28 V 電壓輸入的鋰離子電池供電應(yīng)用推出三款最新開關(guān)模式獨(dú)立電池充電器 IC。這些器件采用小型封裝，可為工業(yè)手持設(shè)備、移動(dòng)因特網(wǎng)設(shè)備 (MID)、上網(wǎng)本、電源工具以及便攜式醫(yī)療設(shè)備等大眾市場(chǎng)應(yīng)用實(shí)現(xiàn)具有高準(zhǔn)確性與高效的充電功能。　　這些器件采用恒定頻率同步開關(guān)脈寬調(diào)制 (PWM) 控制器，可實(shí)現(xiàn)高度準(zhǔn)確的充電電流與電壓調(diào)節(jié)、預(yù)充電、充電終止、適配器電流調(diào)節(jié)以及充電狀態(tài)監(jiān)控功能。電池充電分為三個(gè)階段：預(yù)充電、恒定電流以及恒定電壓?？删幊坛潆姸〞r(shí)器可提供安全
關(guān)鍵字： TI 充電器 PWM

三星電子和Xilinx宣布45nm Spartan-6 FPGA 系列實(shí)現(xiàn)量產(chǎn)供貨

　　全球高級(jí)半導(dǎo)體技術(shù)領(lǐng)先者三星電子有限公司和全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX))日前共同宣布，賽靈思 Spartan®-6 FPGA 系列已取得三星電子旗下晶圓代工廠三星代工(Samsung Foundry)的 45nm 工藝技術(shù)的全面生產(chǎn)認(rèn)證。這種先進(jìn)的工藝節(jié)點(diǎn)技術(shù)結(jié)合業(yè)界一流的 FPGA 設(shè)計(jì)，可實(shí)現(xiàn)低成本、低功耗、高性能的最佳平衡，從而使 Spartan-6 系列 FPGA 能夠滿足成本敏感型市場(chǎng)的各種應(yīng)用需求。今天發(fā)布的消息標(biāo)
關(guān)鍵字： Xilinx Spartan FPGA

基于MCU+FPGA模式的RFID讀寫器設(shè)計(jì)

　　射頻識(shí)別技術(shù)RFID是一種非接觸的自動(dòng)識(shí)別技術(shù)，其基本原理是利用射頻信號(hào)和空間耦合（電感和電磁耦合）傳輸特性，實(shí)現(xiàn)對(duì)被識(shí)別物體的自動(dòng)識(shí)別，射頻識(shí)別系統(tǒng)一般由兩部分組成，射頻標(biāo)簽(Tag)和射頻讀寫器(Reader
關(guān)鍵字：讀寫器設(shè)計(jì) RFID 模式 MCU FPGA 基于

基于FPGA的USB接口IP核設(shè)計(jì)

摘要: 重點(diǎn)闡述了USB接口IP核關(guān)鍵模塊的設(shè)計(jì)和驗(yàn)證，用VerilogHDL對(duì)USBIP核協(xié)議RTL級(jí)代碼編寫，對(duì)USB協(xié)議的數(shù)據(jù)流、傳輸?shù)冗M(jìn)行了深入的分析，在Xilinx ISE軟件平臺(tái)上進(jìn)行了FPGA綜合，并在Xilinx FPGA開發(fā)板上調(diào)試成功
關(guān)鍵字： FPGA USB IP核接口

基礎(chǔ)架構(gòu)應(yīng)用成FPGA產(chǎn)業(yè)激增點(diǎn)

　　賽靈思公司全球副總裁兼首席技術(shù)官Ivo Bolsens認(rèn)為在2010年， FPGA平臺(tái)在電子基礎(chǔ)架構(gòu)應(yīng)用中的巨大增長(zhǎng)機(jī)會(huì)，如有線通信、3G和LTE無(wú)線部署，這些應(yīng)用一般都要求超過(guò)每秒1000 Giga次運(yùn)算和100 Gbps以上的數(shù)據(jù)包處理速率的高性能DSP處理。綠色I(xiàn)T需要高能效、高性能的計(jì)算架構(gòu)，以便充分利用并行計(jì)算能力。智能網(wǎng)格將依靠可編程、靈活的設(shè)備和計(jì)量?jī)x器。而安防設(shè)備要求復(fù)雜的圖像處理算法。這些計(jì)算密集型應(yīng)用非常適合采用當(dāng)前領(lǐng)先的FPGA所帶來(lái)的性能和靈活性優(yōu)勢(shì)。2010年，賽靈思將通過(guò)新
關(guān)鍵字： Xilinx FPGA 3G LTE

工藝技術(shù)發(fā)展帶給FPGA更多市場(chǎng)空間

　　Altera IC設(shè)計(jì)副總裁Bradley Howe認(rèn)為通信系統(tǒng)、高端測(cè)試設(shè)備和軍事通信系統(tǒng)等寬帶應(yīng)用將推動(dòng)半導(dǎo)體產(chǎn)品的全面發(fā)展。高速互聯(lián)將成為半導(dǎo)體產(chǎn)品最關(guān)鍵、最能突出產(chǎn)品優(yōu)勢(shì)的功能，特別是從1 G~11.3 Gbps，高速串行鏈路幾乎是所有市場(chǎng)領(lǐng)域半導(dǎo)體知識(shí)產(chǎn)權(quán)(IP)的基本組成。　　Bradley Howe 　　2010年，Altera主要關(guān)注的領(lǐng)域是工藝技術(shù)應(yīng)用，在收發(fā)器上的業(yè)界領(lǐng)先優(yōu)勢(shì)以及FPGA的功耗和復(fù)雜性管理等，以滿足越來(lái)越高的寬帶應(yīng)用需求。隨著高級(jí)工藝節(jié)點(diǎn)芯片開發(fā)成本的攀升
關(guān)鍵字： Altera IC設(shè)計(jì) FPGA

FPGA主導(dǎo)3D視頻處理市場(chǎng) ASIC遭遇標(biāo)準(zhǔn)瓶頸

　　在電影《阿凡達(dá)》中，當(dāng)Neytiri救了地球人狀態(tài)的JakeSully時(shí)，JakeSully一句深情的“Iseeyou”推動(dòng)劇情走向最高潮，這句臺(tái)詞隨之也被人們廣為傳誦。JakeSully和Neytiri對(duì)世界美好的愿望和共同的追求，使雙方互相看到了地球人和納威人之間不可分割的聯(lián)系，而觀眾則通過(guò)先進(jìn)的3D視頻處理技術(shù)，觀賞到了3D電影的逼真效果，感受到這部電影帶來(lái)的震撼。　　FPGA主導(dǎo)3D視頻處理市場(chǎng) 　　《阿凡達(dá)》3D電影的熱映，引發(fā)了前所未有的3D熱潮。不僅3D電影
關(guān)鍵字： FPGA 3D視頻處理 ASIC

Altera Stratix IV FPGA通過(guò)了Interlaken通用性測(cè)試

　　Altera公司今天宣布，Stratix ?IV FPGA通過(guò)Interlaken聯(lián)盟的器件通用性測(cè)試。Altera認(rèn)證了與使用Interlaken協(xié)議的第三方組件的高性能FPGA接口。Stratix IV GT FPGA通過(guò)6.25-Gbps線速通用性測(cè)試，是業(yè)界唯一支持10 Gbps線速的Interlaken解決方案。器件通用性測(cè)試驗(yàn)證了Stratix IV FPGA芯片間Interlaken接口，確保它們能夠?yàn)橄乱淮鸁o(wú)線和固網(wǎng)基礎(chǔ)設(shè)施應(yīng)用迅速提供全包解決方案。　　Altera使用S
關(guān)鍵字： Altera Stratix FPGA

基于FPGA的嵌入式Linux軟硬件設(shè)計(jì)

本文介紹了通過(guò)FPGA 內(nèi)部嵌入的Powerpc405處理器，移植嵌入式Linux系統(tǒng)，并和FPGA 協(xié)調(diào)工作的軟硬件實(shí)現(xiàn)過(guò)程。該系統(tǒng)既發(fā)揮了FPGA并行處理和多接口控制的優(yōu)勢(shì)，也有效地融合了Linux系統(tǒng)在程序調(diào)度和穩(wěn)定性方面的優(yōu)勢(shì)。
關(guān)鍵字： FPGA Linux 嵌入式 201003

采用硬件加速發(fā)揮MicroBlaze處理能力

有許多算法可以轉(zhuǎn)化為純硬件來(lái)加速處理器，諸如平均標(biāo)準(zhǔn)偏差算法、給定時(shí)間內(nèi)創(chuàng)建最小值或最大值、濾波器以及FFT等。不過(guò)，諸如位反轉(zhuǎn)等一些不常見的算法可采用合適的硬件加速器也能移植到硬件上。本文以賽靈思的MicroBlaze為例，探討了在FPGA上采用此種硬件加速方法，使系統(tǒng)性能可超過(guò)標(biāo)準(zhǔn)處理器、控制器甚至 DSP。
關(guān)鍵字： Xilinx FPGA 處理器硬件加速 MicroBlaze FPU 201003

FPGA中的處理器IP概述

在工程設(shè)計(jì)中，如何選擇微處理器核越來(lái)越重要，本文對(duì)FPGA設(shè)計(jì)中所用的處理器IP核進(jìn)行了探討。LatticeMico32軟核具有技術(shù)上的優(yōu)勢(shì)，不僅擁有IP核，還有構(gòu)建平臺(tái)的工具。
關(guān)鍵字： Lattice FPGA 軟核硬核處理器IP 201003

FPGA高速收發(fā)器設(shè)計(jì)原則

FPGA高速收發(fā)器設(shè)計(jì)原則,高速收發(fā)器(SERDES)的運(yùn)用范圍十分廣泛，包括通訊、計(jì)算機(jī)、工業(yè)和儲(chǔ)存，以及必須在芯片與芯片/模塊之間、或在背板/電纜上傳輸大量數(shù)據(jù)的系統(tǒng)。但普通高速收發(fā)器的并行總線設(shè)計(jì)已無(wú)法滿足現(xiàn)在的要求。將收發(fā)器整合在FPGA中，成為解決這一問(wèn)題的選擇辦法。
關(guān)鍵字：原則設(shè)計(jì) 收發(fā)器高速 FPGA RapidIO

基于FPGA的無(wú)線同播頻率校準(zhǔn)裝置的設(shè)計(jì)

摘要：在討論了無(wú)線同播特點(diǎn)和頻率校準(zhǔn)基本原理的基礎(chǔ)上，提出了一種基FPGA的無(wú)線同播頻率校準(zhǔn)裝置的設(shè)計(jì)方案，實(shí)現(xiàn)了高精度廣播頻率的輸出，給出了詳細(xì)設(shè)計(jì)過(guò)程和實(shí)際測(cè)試結(jié)果。
關(guān)鍵詞：現(xiàn)場(chǎng)可編程門陣列；無(wú)
關(guān)鍵字： FPGA 無(wú)線頻率校準(zhǔn) 裝置