<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga-pwm

          基于DSP和FPGA的調幅廣播信號監(jiān)測系統(tǒng)

          • 基于DSP和FPGA的調幅廣播信號監(jiān)測系統(tǒng), 引言  隨著通信與廣播電視業(yè)務的發(fā)展,無線電頻譜迅速、大量的被占用,頻道擁擠和相互間干擾日趨嚴重,為了能有效地利用無線電頻譜,減少相互間的干擾,信號監(jiān)測業(yè)務隨之成為必要。調幅廣播信號監(jiān)測系統(tǒng)是用于實
          • 關鍵字: 信號  監(jiān)測  系統(tǒng)  廣播  調幅  DSP  FPGA  基于  DSP  FPGA  

          Altera 推出業(yè)界首款串行 RapidIO 2.1 IP 解決方案

          •   Altera 公司 (NASDAQ: ALTR) 今天宣布推出業(yè)界首款支持 RapidIO® 2.1 規(guī)范的知識產權 (IP) 內核。Altera 的串行 RapidIO IP 內核可支持多達四條通道,每條通道速率為 5.0 GBaud,從而滿足了無線市場日益增長的帶寬和可靠性需求。該 IP 內核專門針對擁有多個嵌入式收發(fā)器的 Stratix® IV FPGA 而優(yōu)化,并得到了Quartus® II 軟件 v9.1 的支持。   RapidIO 2.1 規(guī)范在許多應用中均可實
          • 關鍵字: Altera  RapidIO  FPGA  Quartus  

          擴大嵌入式領域勢力范圍 FPGA廠商積極備戰(zhàn)

          •   隨著經濟情勢與市場環(huán)境的改變,歷經長足發(fā)展的可編程邏輯組件(PLD)正憑借著成熟的技術將觸角深入量產型的消費及嵌入式市場,并以更加經濟的開發(fā)成本持續(xù)搶占傳統(tǒng)ASIC/ASSP市場.   "ASIC/ASSP的商業(yè)模式愈來愈難以為繼,"愛特(Actel)公司應用工程師陳冠志指出.巨額的芯片制造成本是首先面臨的關卡."300mm晶圓廠的成本以驚人的速度增長,在45nm節(jié)點約需30億美元;而到了32nm節(jié)點,估計會達到100億美元."另一方面,全球市場的動蕩情況,也
          • 關鍵字: Altera  FPGA  40nm  

          TI 宣布推出離線式綠色環(huán)保模式脈寬調制控制器

          •   日前,德州儀器 (TI) 宣布推出離線式綠色環(huán)保模式脈寬調制 (PWM) 控制器,可提高電源應用效率,同時還可最大限度地降低其空間占用與系統(tǒng)成本。UCC28610 的頻率與峰值電流調制可在滿負載條件下實現(xiàn) 85% 的效率,并在整個負載范圍內保持高效率。UCC28610與標準反向控制器相比,外部組件減少 30%,可充分滿足輸出功率范圍在 15W 至 65W 之間的應用需求,包括 AC/DC 適配器、游戲機、筆記本電腦與打印機適配器、LCD 電視與監(jiān)控器、機頂盒、設備電源、偏置電源或其它需要滿足能源之星效
          • 關鍵字: TI  PWM  UCC28610  

          Xilinx推出EasyPath-6 FPGA

          •   全球可編程邏輯解決方案領導廠商賽靈思公司 (Xilinx, Inc. )日前宣布隆重推出EasyPath?-6 FPGA,該產品為高性能 FPGA 進入量產器件提供了六周內即可實現(xiàn)的總成本最低、風險最小的的解決方案, 在所有FPGA降低成本解決方案中轉入量產時間最快。新款 EasyPath FPGA 無最低訂購量限制,讓客戶可根據(jù)最終市場需求下訂單,且成本較購買等量的 FPGA 低 35%。   此外,雖然大多數(shù)成本降低的方案會讓設計選項受到限制,迫使客戶接受未經優(yōu)化的部件或封裝, 然而
          • 關鍵字: Xilinx  FPGA  EasyPath  

          基于FPGA的人工神經網絡實現(xiàn)方法的研究

          • 基于FPGA的神經網絡實現(xiàn)方法已成為實際實時應用神經網絡的一種途徑。本文就十多年來基于FPGA的ANN實現(xiàn)作一個系統(tǒng)的總結,例舉關鍵的技術問題,給出詳細的數(shù)據(jù)分析,引用相關的最新研究成果,對不同的實現(xiàn)方法和思想進行討論分析,并說明存在的問題以及改善方法,強調神經網絡FPGA實現(xiàn)的發(fā)展方向和潛力及提出自己的想法。另外,還指出基于FPGA實現(xiàn)神經網絡存在的瓶頸制約,最后對今后的研究趨勢作出估計。
          • 關鍵字: FPGA  人工神經網絡  實現(xiàn)方法    

          基于DSP的PWM整流技術研究

          • 基于DSP的PWM整流技術研究,引 言
            整流器作為一種AC/DC變換裝置,其發(fā)展經歷了由不可控整流器(二極管整流)、相控整流器(晶閘管整流)到PWM整流器(門極可關斷功率開關管)的發(fā)展歷程。晶閘管相控整流和二極管不可控整流對電網諧波污染嚴重
          • 關鍵字: 技術  研究  整流  PWM  DSP  基于  DSP  

          賽靈思目標設計平臺再獲電子行業(yè)大獎

          • 《電子產品世界》在“2009年度影響中國的嵌入式系統(tǒng)技術獎”評選中授予賽靈思目標設計平臺“最佳新興理念獎”,對目標設計平臺給設計師帶來的巨大價值表示高度認可
          • 關鍵字: 賽靈思  FPGA  Virtex-6  Spartan-6  

          基于FPGA的FIFO設計和應用

          • 為實現(xiàn)目標識別與跟蹤的應用目的,在基于TMS320DM642的FIFO基礎上擴展存儲空間,提出一種基于FPGA實現(xiàn)SDRAM控制器的方法。分析所用SDRAM的特點和工作原理,介紹FPGA中SDRAM控制器的組成和工作流程,給出應用中讀SDRAM的時序圖。FPGA采用模塊化設計,增強SDRAM控制器的通用性,更方便地滿足實際需求。
          • 關鍵字: FPGA  FIFO    

          BP神經網絡圖像壓縮算法乘累加單元的FPGA設計

          • 0 引 言
            神經網絡(Neural Networks)是人工神經網絡(Ar-tificial Neural Networks)的簡稱,是當前的研究熱點之一。人腦在接受視覺感官傳來的大量圖像信息后,能迅速做出反應,并能在腦海中重現(xiàn)這些圖像信息,這
          • 關鍵字: FPGA  BP神經網絡  圖像壓縮  算法    

          三線制同步串行通信控制器接口設計

          • 0 引 言
            航天工程領域中,星地通訊等遠距離遙測遙控是嵌入式衛(wèi)星數(shù)管計算機重要功能之一,利用三線制同步串行遙測遙控通道對指令和數(shù)據(jù)進行收發(fā)操作是通信鏈路的重要環(huán)節(jié)。
            目前許多處理器芯片都已集成了
          • 關鍵字: 接口  設計  控制器  通信  同步  串行  三線  PLD  CPLD  FPGA  

          基于AD7543和FPGA的數(shù)/模轉換電路設計

          • 設計基于AD7543和FPGA的數(shù)/模轉換電路,介紹AD7543的主要特點、封裝形式、引腳功能和工作原理,設計基于AD7543轉換芯片的具體的數(shù)/模轉換硬件電路,利用Verilog HDL語言描述AD7543的控制時序,并給出具體的Veril-og HDL代碼及其仿真結果。實踐結果表明,該設計可行,可取代傳統(tǒng)的“CPU+專用的數(shù)/模轉換(D/A)芯片”設計結構,可進一步提高系統(tǒng)的可靠性和抗干擾能力。
          • 關鍵字: 7543  FPGA  AD      

          基于FPGA玻璃缺陷圖像采集處理系統(tǒng)

          • 在進行圖像采集過程中,重點需要解決采集系統(tǒng)的實時性問題。而這里選用的多線陣CCD拼接圖像的采集方法勢必導致在低級算法階段會產生極大的數(shù)據(jù)流,應用一個高速的嵌入式處理模塊則能很好地完成圖像處理的低級算法部分。在此分析了玻璃缺陷采集處理系統(tǒng)的工作過程,對系統(tǒng)內存控制做了詳細的描述,并在FPGA內實現(xiàn)了圖像的低級處理,從而使計算機從低級處理的大量數(shù)據(jù)中解脫出來。
          • 關鍵字: FPGA  玻璃  缺陷  處理系統(tǒng)    

          FIR帶通濾波器的FPGA實現(xiàn)

          • 為設計一個項目可用的FIR數(shù)字帶通濾波器,采用Matlab/Simulink軟件中DSPBulider強大的算法模塊設計工具,結合Altera公司的FPGA開發(fā)板實現(xiàn)FIR數(shù)字帶通濾波器的系統(tǒng)集成、RTL級仿真、綜合編譯、下載等設計流程,并對正弦信號進行濾波,結果下載到開發(fā)板上用示波器觀測,達到了預期的濾波效果和目的。基于DSPBuilder完成系統(tǒng)建模,省去了復雜的VHDL編程,還可針對具體模塊進行參數(shù)設置從而適應不同的濾波需求。該方法實現(xiàn)簡單、可靠,還可類推實現(xiàn)其他復雜的嵌入式系統(tǒng)設計。
          • 關鍵字: FPGA  FIR  帶通濾波器    
          共7226條 383/482 |‹ « 381 382 383 384 385 386 387 388 389 390 » ›|

          fpga-pwm介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
          歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();