fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

基于S3C2440微處理器的工業(yè)超聲探傷儀設(shè)計(jì)

　　超聲探傷儀廣泛應(yīng)用在航空航天、石油化工、冶金造船等行業(yè)，用于檢測金屬或非金屬內(nèi)部缺陷以及分析材質(zhì)，是無損檢測領(lǐng)域重要的檢測儀器之一。　　超聲探傷時(shí)，應(yīng)用得最多的是A型顯示，如圖1所示。在A型顯示中，橫坐標(biāo)代表被測物的深度，縱坐標(biāo)代表回波信號的幅度。　　目前同內(nèi)生產(chǎn)的數(shù)字式超聲探傷儀仍主要以單片機(jī)為核心，單片機(jī)固有的性能瓶頸制約了儀器的性能指標(biāo)和功能擴(kuò)展，與國外先進(jìn)水平相比，國產(chǎn)產(chǎn)品技術(shù)水平仍有較大的差距。　　本文介紹的新型嵌入式數(shù)字超聲探傷儀以32位RISC CPUS3C2440為控制中心
關(guān)鍵字：探傷儀超聲單片機(jī) FPGA Linux 嵌入式

基于循環(huán)前綴ML估計(jì)的同步分析及FPGA實(shí)現(xiàn)

　　引言　　正交頻分復(fù)用(OrthogonalFrequency Division Multiplexing，OFDM)技術(shù)已經(jīng)成為第四代移動(dòng)通信研究的熱點(diǎn)，同時(shí)，OFDM同步又是OFDM的關(guān)鍵技術(shù)，研究OFDM同步技術(shù)的目的就是為了防止碼間干擾和載波干擾。當(dāng)前OFDM同步的算法是根據(jù)OFDM原理提出的基于數(shù)據(jù)符號方法，它的優(yōu)點(diǎn)是捕獲快、精度高，適合分組數(shù)據(jù)通信，具體的實(shí)現(xiàn)是在分組數(shù)據(jù)包的包頭加一個(gè)專門用來做定時(shí)、頻偏的OFDM塊?；跀?shù)據(jù)符號的算法又可以分為兩類：基于訓(xùn)練符號(導(dǎo)頻碼)的方法和基于循
關(guān)鍵字： OFDM FPGA DSP I／O

一種高速波控系統(tǒng)的設(shè)計(jì)

　　1 引言　　相控陣是通過波控系統(tǒng)控制陣列天線各單元通道的相位、幅度以形成空間波束并控制其方位角和俯仰角。早期的波控系統(tǒng)一般采用硬件電路來實(shí)現(xiàn)，這種實(shí)現(xiàn)方法的缺點(diǎn)是設(shè)備量大，不靈活，很難實(shí)現(xiàn)波束的復(fù)雜計(jì)算，不易滿足特殊要求。后來采用單片機(jī)、DSP芯片來設(shè)計(jì)波控系統(tǒng)，單片機(jī)通常不計(jì)算波控碼，僅僅是根據(jù)接收到的波控碼布相，而DSP可以自己計(jì)算波控碼，但是單片機(jī)、DSP都是象流水線一樣串行的運(yùn)行指令，也就是說，不能并行地對各天線單元通道進(jìn)行波控碼計(jì)算和布相。　　針對波控系統(tǒng)要求高速計(jì)算、多通道并行邏
關(guān)鍵字：以太網(wǎng) 接口天線 FPGA

eASIC推出新一代45nm結(jié)構(gòu)化ASIC

　　半導(dǎo)體調(diào)研機(jī)構(gòu)Gartner多年來一直在跟蹤ASIC設(shè)計(jì)項(xiàng)目數(shù)量，其趨勢已經(jīng)無疑被認(rèn)定向下。最新技術(shù)的ASIC設(shè)計(jì)費(fèi)用已經(jīng)上升到一個(gè)很高點(diǎn)，以致許多中小規(guī)模的公司用不起而只能采用FPGA。而ASIC只有依靠正在研發(fā)的各種降低其設(shè)計(jì)費(fèi)用的新方法才有希望挽回頹勢。　　擁有獨(dú)特的過孔層布線定制專利技術(shù)以及零掩模費(fèi)和無最低訂貨量限制的新結(jié)構(gòu)化ASIC平臺供應(yīng)商eASIC在其90nm Nextreme ASIC產(chǎn)品的基礎(chǔ)上，又發(fā)布了其新一代Nextreme-2系列產(chǎn)品。Nextreme-2系列是目前市面上唯
關(guān)鍵字： ASIC FPGA 信號處理富士通

2008年9月8日，Altera啟動(dòng)亞太區(qū)SOPC World 2008

　　Altera公司今天公布了其亞太區(qū)年度SOPC World大會(huì)的時(shí)間和地點(diǎn)。大會(huì)將于2008年10月在印度和中國的5個(gè)城市舉辦。　　大會(huì)包括技術(shù)研討和展覽兩部分，系統(tǒng)設(shè)計(jì)人員通過此次大會(huì)來將了解到怎樣降低系統(tǒng)成本，并滿足嚴(yán)格的功耗預(yù)算要求，提高效能。在技術(shù)研討會(huì)上，Altera及其合作伙伴將為出席人員介紹最先進(jìn)的高功效可編程器件以及高效能開發(fā)工具等。
關(guān)鍵字： Altera FPGA SOPC

提高FPGA嵌入式處理器的系統(tǒng)除錯(cuò)率

目前，越來越多的FPGA設(shè)計(jì)開始采用嵌入式處理器，如PowerPC和賽靈思(Xilinx)的MicroBlaze處理器來完成控制任務(wù)，...
關(guān)鍵字： FPGA 嵌入式處理器除錯(cuò)率賽靈思

基于DSP Builder的FIR濾波器的設(shè)計(jì)與實(shí)現(xiàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP FPGA FIR QuartusⅡ

幾乎沒有紋波的快速穩(wěn)定同步PWM-DAC濾波器

　　一種實(shí)現(xiàn)高分辨率數(shù)模轉(zhuǎn)換的廉價(jià)方法是把微控制器PWM輸出與精確模擬電壓參考、CMOS開關(guān)、模擬濾波結(jié)合起來（參考文獻(xiàn)1）。然而，PWM-DAC設(shè)計(jì)帶來了一個(gè)很大的問題：如何充分抑制開關(guān)的輸出中不可避免的較大AC紋波分量？當(dāng)人們?yōu)镈AC控制使用典型的16比特微控制器PWM外設(shè)時(shí)，紋波問題變得特別嚴(yán)重。這類高分辨率PWM功能通常具有很長的周期，這是因?yàn)?6比特計(jì)時(shí)器和比較器較大的216倒計(jì)數(shù)模。這個(gè)情況導(dǎo)致AC頻率分量僅為100Hz或200Hz，速率低。對于這類低紋波頻率，如果人們采用普通的模擬低通濾波把
關(guān)鍵字：濾波器 PWM 微控制器 CMOS

Xilinx CEO: 新架構(gòu)、新思路、新服務(wù)開創(chuàng)百億FPGA市場

　　“電子產(chǎn)品需求持續(xù)變化，只給制造商兩條出路――Differentiate or Die (要么追求差異化，要么關(guān)門消亡！)這給可編程器件帶來了巨大的發(fā)展機(jī)遇！”8月28日，年初走馬上任的Xilinx總裁兼CEO Moshe Gavrielov首次接受中國媒體的采訪，透露了Xilinx新的發(fā)展策略，概括起來就是三“新”：新架構(gòu)、新思路、新服務(wù)。　　Moshe曾經(jīng)供職于NSC、LSI、Cadence等公司，從微處理器芯片、ASIC芯片、EDA軟件再到可編
關(guān)鍵字：處理器 EDA FPGA Xilinx PLD Moshe

基于FPGA圓陣超聲自適應(yīng)波束形成的設(shè)計(jì)

　　1 引言　　在雷達(dá)及聲納信號處理系統(tǒng)中，波束形成算法通常采用DSP軟件編程實(shí)現(xiàn)，控制邏輯電路采用CPLD來完成，這種方法具有軟件編程靈活、功能易于擴(kuò)展的優(yōu)點(diǎn)，但對于實(shí)時(shí)性能要求很高的系統(tǒng)，如雷達(dá)、聲納探測和超聲成像等系統(tǒng)中為了提高對目標(biāo)變化實(shí)時(shí)跟蹤和測量，就必須盡量縮短信號處理的時(shí)間，過長的運(yùn)算處理時(shí)間會(huì)對水下目標(biāo)的探測性能產(chǎn)生較大的影響。聲納工作環(huán)境中總存在著各種干擾(例如本艦輻射噪聲、近場其他船只的干擾等)，普通波束形成系統(tǒng)是一種預(yù)形成波束系統(tǒng)，當(dāng)他處在各向同性、均勻韻噪聲場時(shí)，可能具有相當(dāng)
關(guān)鍵字： FPGA 芯片自適應(yīng) BDF

在下一代無線基站中用低成本FPGA實(shí)現(xiàn)連接

　　對于服務(wù)提供者，影響無線接入盈利的主要因素是網(wǎng)絡(luò)的成本。演進(jìn)的基礎(chǔ)設(shè)施支持不斷擴(kuò)大的用戶基站，在設(shè)施的維護(hù)和改進(jìn)過程中，服務(wù)提供者控制網(wǎng)絡(luò)的成本變得越來越重要了。　　開放式基站結(jié)構(gòu)發(fā)起組織(OBSAI) 　　無線原始設(shè)備制造商（成員為Hyundai、LGE、Nokia、Samsung和 ZTE ）建立了開放式基站結(jié)構(gòu)發(fā)起組織(OBSAI)，針對收發(fā)基地站收發(fā)信機(jī)(BTS)的配置和互連，從一組通用模塊中開發(fā)了一組規(guī)范。由另外一些無線原始設(shè)備制造商（成員為Ericsson、Huawei、NEC、No
關(guān)鍵字： FPGA OBSAI 無線網(wǎng)絡(luò) 基站

采用FPGA設(shè)計(jì)SDH設(shè)備時(shí)鐘

介紹了一種采用FPGA設(shè)計(jì)的SDH設(shè)備時(shí)鐘的構(gòu)成及設(shè)計(jì)原理；并給出了相關(guān)的測試結(jié)果；測試結(jié)果表明該SDH設(shè)備時(shí)鐘完全滿足ITU-T G.813建議規(guī)范的各項(xiàng)時(shí)鐘指標(biāo)要求。
關(guān)鍵字： FPGA SDH 設(shè)備時(shí)鐘

基于FPGA的全數(shù)字FSK調(diào)制解調(diào)器設(shè)計(jì)

FSK(Frequeney-ShiftKeying，頻移鍵控)是用不同頻率的載波來傳送數(shù)字信號。FSK信號具有抗干擾能力強(qiáng)、傳輸距...
關(guān)鍵字： FPGA 調(diào)制解調(diào)器

用FPGA實(shí)現(xiàn)傅立葉變換算法

引言DFT(DiscreteFourierTransformation)是數(shù)字信號分析與處理如圖形、語音及圖像等領(lǐng)域的重要變換工...
關(guān)鍵字： FFT FPGA

基于場效應(yīng)管的直流電機(jī)驅(qū)動(dòng)控制電路設(shè)計(jì)

　　1 引言　　長期以來，直流電機(jī)以其良好的線性特性、優(yōu)異的控制性能等特點(diǎn)成為大多數(shù)變速運(yùn)動(dòng)控制和閉環(huán)位置伺服控制系統(tǒng)的最佳選擇。特別隨著計(jì)算機(jī)在控制領(lǐng)域，高開關(guān)頻率、全控型第二代電力半導(dǎo)體器件(GTR、GTO、MOSFET、IGBT等)的發(fā)展，以及脈寬調(diào)制(PWM)直流調(diào)速技術(shù)的應(yīng)用，直流電機(jī)得到廣泛應(yīng)用。為適應(yīng)小型直流電機(jī)的使用需求，各半導(dǎo)體廠商推出了直流電機(jī)控制專用集成電路，構(gòu)成基于微處理器控制的直流電機(jī)伺服系統(tǒng)。但是，專用集成電路構(gòu)成的直流電機(jī)驅(qū)動(dòng)器的輸出功率有限，不適合大功率直流電機(jī)驅(qū)動(dòng)需求
關(guān)鍵字：直流電機(jī) 驅(qū)動(dòng) PWM MOSFET