fpga-spartan 文章進(jìn)入fpga-spartan技術(shù)社區(qū)

基于ARM+FPGA的大屏幕顯示器控制系統(tǒng)設(shè)計

　　0 前言　　隨著計算機(jī)和半導(dǎo)體技術(shù)的發(fā)展，LED大屏幕顯示系統(tǒng)成為集計算機(jī)控制、視頻、光電子、微電子、通信、數(shù)字圖像處理技術(shù)為一體的顯示設(shè)備。目前LED大屏幕顯示器向更高亮度、更高耐氣候性、更高的發(fā)光均勻性、更大屏幕化、更高的可靠性方向發(fā)展。LED顯示屏產(chǎn)業(yè)正成為我國電子信息產(chǎn)業(yè)的重要組成部分。大屏幕顯示技術(shù)的發(fā)展進(jìn)步，需要處理的數(shù)據(jù)量大大增加，系統(tǒng)的頻率越來越高，系統(tǒng)的規(guī)模越來越大，對顯示控制系統(tǒng)的要求不斷提高。以往的LED大屏幕顯示系統(tǒng)用中小規(guī)模集成電路實(shí)現(xiàn)，系統(tǒng)體積較大、調(diào)試?yán)щy、不易修改。
關(guān)鍵字： ARM FPGA PLD

FPGA研發(fā)之道—總線

　　如果設(shè)計中有多個模塊，每個模塊內(nèi)部有許多寄存器或者存儲塊需要配置或者提供讀出那么實(shí)現(xiàn)方式有多種，主要如下：　　實(shí)現(xiàn)方式一：可以在模塊頂部將所有寄存器引出，提供統(tǒng)一的模塊進(jìn)行配置和讀出。這種方式簡單是簡單，但是頂層連接工作量較大，并且如果配置個數(shù)較多，導(dǎo)致頂層中寄存器的數(shù)目也會較多。　　實(shí)現(xiàn)方式二：通過總線進(jìn)行連接，為每個模塊分配一個地址范圍。這樣寄存器等擴(kuò)展就可以在模塊內(nèi)部進(jìn)行擴(kuò)展，而不用再頂層進(jìn)行過多的頂層互聯(lián)。如下圖所示：　　　　那如果進(jìn)行總線的選擇，那么有一種
關(guān)鍵字： FPGA AVALON-MM AVALON-ST

基于FPGA的任意分頻器設(shè)計

　　1、前言　　分頻器是FPGA設(shè)計中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計中還廣泛使用集成鎖相環(huán)(如Altera的PLL，Xilinx的DLL)來進(jìn)行時鐘的分頻、倍頻以及相移設(shè)計，但是，對于時鐘要求不太嚴(yán)格的設(shè)計，通過自主設(shè)計進(jìn)行時鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者這種方式只消耗不多的邏輯單元就可以達(dá)到對時鐘的操作目的。　　2、整數(shù)倍分頻器的設(shè)計　　2.1 偶數(shù)倍分頻　　偶數(shù)倍分頻器的實(shí)現(xiàn)非常簡單，只需要一個計數(shù)器進(jìn)行計數(shù)就能實(shí)現(xiàn)。如需要N分頻
關(guān)鍵字： FPGA 分頻器 PLL

FPGA設(shè)計：時序就是全部

　　當(dāng)你的FPGA設(shè)計不能滿足時序要求時，原因也許并不明顯。解決方案不僅僅依賴于使用FPGA的實(shí)現(xiàn)工具來優(yōu)化設(shè)計從而滿足時序要求，也需要設(shè)計者具有明確目標(biāo)和診斷/隔離時序問題的能力。設(shè)計者現(xiàn)在有一些小技巧和幫助來設(shè)置時鐘;使用像Synopsys Synplify Premier一樣的工具正確地設(shè)置時序約束;然后調(diào)整參數(shù)使之滿足賽靈思FPGA設(shè)計性能的目標(biāo)。　　會有來自不同角度的挑戰(zhàn)，包括：　　● 更好的設(shè)計計劃，例如完整的和精確的時序約束和時鐘規(guī)范　　● 節(jié)約時間的設(shè)計技術(shù)，例如為更好的性能結(jié)
關(guān)鍵字： FPGA Synplify 時序

廠商談汽車半導(dǎo)體技術(shù)趨勢之FPGA

FPGA加速汽車電子的發(fā)展　　Altera汽車業(yè)務(wù)部信息娛樂和駕駛信息戰(zhàn)略市場經(jīng)理John Goldie:對于汽車系統(tǒng)的設(shè)計人員而言，與構(gòu)建模塊化ASSP或者功能固定的ASIC相比，現(xiàn)場可編程門陣列(FPGA)能夠提供非常獨(dú)特而且靈活的解決方案。FPGA支持設(shè)計人員根據(jù)自己的特殊需求，自由地在架構(gòu)中劃分CPU和硬件加速功能。以并行的方式在架構(gòu)中放置關(guān)鍵處理單元，可以實(shí)現(xiàn)大吞吐量、低延時和確定性延時特性。這非常適合對安全性、系統(tǒng)干預(yù)以及引導(dǎo)/自動駕駛判斷等有要求的關(guān)鍵系統(tǒng)。系統(tǒng)能夠靈活
關(guān)鍵字： FPGA 汽車電子

解析高速ADC和DAC與FPGA的配合使用

　　許多數(shù)字處理系統(tǒng)都會使用FPGA，原因是FPGA有大量的專用DSP以及block RAM資源，可以用于實(shí)現(xiàn)并行和流水線算法。因此，通常情況下，F(xiàn)PGA都要和高性能的ADC和DAC進(jìn)行接口，比如e2v EV10AQ190低功耗四通道10-bit 1.25 Gsps ADC和EV12DS130A內(nèi)建4/2:1 MUX的低功耗12-bit 3 Gsps DAC。通常情況下，這些轉(zhuǎn)換器的采樣率都達(dá)到了GHz的級別。對工程師團(tuán)隊(duì)來說，除了混合信號電路板布局之外，理解和使用這些高性能的設(shè)備也是一個挑戰(zhàn)。　　
關(guān)鍵字： ADC DAC FPGA

一種于FPGA的多通道頻率測量系統(tǒng)設(shè)計

　　摘要：設(shè)計了一種多通道頻率測量系統(tǒng)。系統(tǒng)由模擬開關(guān)、信號調(diào)理電路、FPGA、總線驅(qū)動電路構(gòu)成，實(shí)現(xiàn)對頻率信號的分壓、放大、濾波、比較、測量，具備回路自測試功能，可與主設(shè)備進(jìn)行數(shù)據(jù)交互，具有精度高、可擴(kuò)展、易維護(hù)的特點(diǎn)，有一定的工程應(yīng)用價值。　　頻率測量電路是很多檢測與控制系統(tǒng)的重要組成部分，在航空機(jī)載計算機(jī)領(lǐng)域具有廣泛的應(yīng)用環(huán)境。隨著檢測與控制系統(tǒng)復(fù)雜程度的提高，頻率測量電路也被提出了新的要求，例如多通道實(shí)時采集、高精度測量等。FPGA的特點(diǎn)是完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功
關(guān)鍵字： FPGA 頻率測量可編程邏輯

一款四象限 DC/DC 開關(guān)穩(wěn)壓器的實(shí)現(xiàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DC/DC轉(zhuǎn)換器 FPGA NMOS 開關(guān)穩(wěn)壓器

基于FPGA的大功率數(shù)字音頻系統(tǒng)設(shè)計

　　摘要：音頻編解碼芯片WM8731因其高性能、低功耗等優(yōu)點(diǎn)在很多音頻產(chǎn)品中得到了廣泛應(yīng)用。本文提出了WM8731與FPGA的音頻編解碼系統(tǒng)，并嵌入大功率D類功放技術(shù)作為音頻系統(tǒng)的功率放大應(yīng)用，使得本系統(tǒng)效率高，體積小，音質(zhì)高，性能顯著。　　隨著FPGA技術(shù)的迅速發(fā)展，大規(guī)模集成可編程邏輯陣列越來越普遍。在現(xiàn)代電子技術(shù)領(lǐng)域表現(xiàn)出明顯技術(shù)領(lǐng)先優(yōu)勢。本文為一個基于FPGA技術(shù)的嵌入式數(shù)字音頻編解碼系統(tǒng)的設(shè)計方案，極大地提高了系統(tǒng)的集成度和穩(wěn)定性，同時降低了產(chǎn)品開發(fā)成本，提高了系統(tǒng)設(shè)計效率。另外功率放大電路
關(guān)鍵字： FPGA 音頻系統(tǒng) 數(shù)字功放

輕松實(shí)現(xiàn)復(fù)雜電源時序控制

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：電源管理 FPGA ADP5134 時序控制 ADM1184

一種于FPGA的高速導(dǎo)航解算系統(tǒng)設(shè)計與實(shí)現(xiàn)

　　摘要：針對現(xiàn)有小型無人機(jī)導(dǎo)航系統(tǒng)的解算速度慢、多處理器核心臃腫可靠性差的缺點(diǎn)，實(shí)現(xiàn)了一種僅使用單一FPGA作為數(shù)據(jù)處理核心的小型高速導(dǎo)航解算系統(tǒng)。該系統(tǒng)對飛機(jī)運(yùn)動方程組和導(dǎo)航方程組進(jìn)行并行化分解，對相互獨(dú)立的中間變量進(jìn)行并行計算，使得單個運(yùn)算周期能夠同時進(jìn)行6次浮點(diǎn)運(yùn)算，在不盲目增加硬件消耗的條件下有效提高了解算速度。仿真和實(shí)驗(yàn)結(jié)果表明系統(tǒng)能夠高效地進(jìn)行導(dǎo)航信息解算，在小型無人機(jī)的導(dǎo)航控制領(lǐng)域有重要的工程應(yīng)用價值。　　導(dǎo)航解算是小型無人機(jī)導(dǎo)航控制的基礎(chǔ)，小型無人機(jī)機(jī)動性強(qiáng)，為了完成自主導(dǎo)航任務(wù)，必
關(guān)鍵字： FPGA 姿態(tài)解算導(dǎo)航解算

一款基于FPGA的智能熱水器設(shè)計

　　摘要：傳統(tǒng)電熱水器系統(tǒng)大多采用單片機(jī)作為控制核心，僅具有加熱和保溫功能，水溫不可見，水量不易控制，大多熱水器在保溫時采用開關(guān)控制，給電力系統(tǒng)帶來巨大沖擊。本系統(tǒng)選用現(xiàn)場可編程邏輯器件Actel Fusion系列FPGA作為控制核心，充分利用其內(nèi)部模數(shù)混合的特點(diǎn)實(shí)現(xiàn)水溫數(shù)字可視化、可預(yù)約時間等等功能，運(yùn)用PID算法實(shí)現(xiàn)水的加熱和保溫，使電力系統(tǒng)受到很小的沖擊，且該系統(tǒng)具有安全可靠、節(jié)能、高效能、性能穩(wěn)定、簡易操作的特性。　　隨著社會的進(jìn)步與發(fā)展，家庭生活的標(biāo)準(zhǔn)也在不斷提高，人們更加追求家庭生活的高度
關(guān)鍵字：模數(shù)混合 FPGA 低功耗 PID算法

NI Week第二天：重量級產(chǎn)品登場，企業(yè)級客戶受寵

　　NI Week 2014進(jìn)入第二天，今天的主題演講環(huán)節(jié)重點(diǎn)是推介LabVIEW 2014的新特性，以及NI的各種重量級新產(chǎn)品和新方案的發(fā)布。　　在主題演講開始之前，NI市場合作副總裁Ray Almgren首先發(fā)布了NI公司的全新口號，也是今年的NI Week的一個主題，就是You and NI will，強(qiáng)調(diào)NI會在智能交通、工業(yè)自動化、無線技術(shù)、智能電網(wǎng)、新能源多個熱點(diǎn)的技術(shù)應(yīng)用領(lǐng)域，與客戶一起去推動技術(shù)的進(jìn)步。　　 NI創(chuàng)始人 CEO Dr T 　　年逾70的Dr T依然精神矍鑠的為所
關(guān)鍵字： NI Week PXIe-5668R VSA FPGA

基于FPGA/CPLD的VGA顯示系統(tǒng)設(shè)計

　　VGA(視頻圖形陣列Video Graphics Array)是IBM在1987年隨PS/2機(jī)一起推出的一種視頻傳輸標(biāo)準(zhǔn)，具有分辨率高、顯示速率快、顏色豐富等優(yōu)點(diǎn)，在彩色顯示器領(lǐng)域得到了廣泛的應(yīng)用。　　目前 VGA技術(shù)的應(yīng)用還主要基于 VGA顯示卡的，而在一些既要求顯示彩色高分辨率圖像又不使用計算機(jī)的設(shè)備上，VGA技術(shù)的應(yīng)用卻很少。本文對基于 FPGA/CPLD的嵌入式 VGA顯示的實(shí)現(xiàn)方法進(jìn)行了研究。　　基于 FPGA/CPLD的嵌入式 VGA顯示系統(tǒng)，可以在不使用 VGA顯示卡的情況下實(shí)現(xiàn)
關(guān)鍵字： FPGA CPLD VGA

基于FPGA+DSP的視頻處理系統(tǒng)設(shè)計

　　摘要：實(shí)時圖像處理技術(shù)在工業(yè)、醫(yī)學(xué)、軍事和商業(yè)等領(lǐng)域有廣泛的應(yīng)用?；贔PGA+DSP架構(gòu)的視頻處理系統(tǒng)充分發(fā)揮了各自器什的長處，不儀設(shè)計周期短，開發(fā)費(fèi)用低，而且設(shè)計靈活，更改方便，功耗較低，便于實(shí)現(xiàn)系統(tǒng)的小型化。因此對基與FPGA+DSP架構(gòu)的視頻處理系統(tǒng)進(jìn)行研究和設(shè)計具有重要的意義。　　0 引言　　本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進(jìn)行視頻處理的方案，實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€過程。　　實(shí)時視頻圖像處理中，低層的預(yù)處理算法處理的數(shù)據(jù)量大，對處理速度要求高，但算法相對比較簡單，適
關(guān)鍵字： FPGA DSP SDRAM