<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga-spartan

          用FPGA 嵌入式處理器實(shí)現(xiàn)高性能浮點(diǎn)元算

          • ?  在采用數(shù)值處理技術(shù)創(chuàng)建嵌入式應(yīng)用時(shí),通常以整數(shù)或定點(diǎn)表示法來(lái)確保算術(shù)運(yùn)算盡量簡(jiǎn)單,這一點(diǎn)至關(guān)重要。因其不僅有助于使成本和功耗降至最低,而且還能盡可能地加速硬件部署。FPGA?非常適用于執(zhí)行定點(diǎn)運(yùn)算,并能在邏輯或基于軟件或硬件處理器的實(shí)施方案中創(chuàng)建高度并行的數(shù)據(jù)路徑解決方案。Virtex?-5?FPGA?產(chǎn)品系列中?FXT?系列的最新硬件處理器?Xilinx?PowerPC??440?可提供超標(biāo)量功能,讓用戶能夠
          • 關(guān)鍵字: Xilinx  PowerPC  FPGA  

          引領(lǐng)28nm FPGA“智”造時(shí)代

          •   電子業(yè)的四大趨勢(shì)  隨著我國(guó)政府“十二五”規(guī)劃的逐步推行,無(wú)線通信、新能源、集成電路、醫(yī)療保健等領(lǐng)域的技術(shù)創(chuàng)新倍受關(guān)注。為實(shí)現(xiàn)由“中國(guó)制造”向“中國(guó)創(chuàng)造”和“中國(guó)智造”的轉(zhuǎn)型與升級(jí),新趨勢(shì)對(duì)電子產(chǎn)業(yè)提出了新的要求?! ≠愳`思(Xilinx)公司全球總裁兼CEO(首席執(zhí)行官)?Moshe?Gavrielov認(rèn)為,中國(guó)市場(chǎng)乃至全球范圍內(nèi),有四大趨勢(shì)是推動(dòng)其業(yè)務(wù)不斷增長(zhǎng)并將長(zhǎng)期存在的市場(chǎng)發(fā)展因素。?  第一,永不滿足的帶寬需求。尤其是智能手機(jī)、高清視頻等應(yīng)用帶來(lái)的無(wú)線和有線通信
          • 關(guān)鍵字: Xilinx  FPGA  無(wú)線通信  

          以基于賽靈思 FPGA 的硬件加速技術(shù)打造高速系統(tǒng)

          •   設(shè)計(jì)人員時(shí)常需要通過(guò)增加計(jì)算能力或額外輸入(或兩者)延長(zhǎng)現(xiàn)有的嵌入式系統(tǒng)的壽命。而可編程系統(tǒng)平臺(tái)在這里大有用武之地。我們?cè)?jīng)希望用安全網(wǎng)絡(luò)連接功能升級(jí)一套網(wǎng)絡(luò)可編程系統(tǒng)。安全網(wǎng)絡(luò)連接功能需要加密才能運(yùn)行安全外殼?(SSH)、傳輸層安全?(TLS)、安全套接層(SSL)?或虛擬專用網(wǎng)?(VPN)?等協(xié)議。這種安全需求與把各種系統(tǒng)接入因特網(wǎng)的需求同步增長(zhǎng),例如,為了啟用遠(yuǎn)程管理與分布式控制系統(tǒng)?! ∫蛟擃I(lǐng)域仍在發(fā)展并且標(biāo)準(zhǔn)尚未固定,因此成本主要取決于一次性
          • 關(guān)鍵字: Xilinx  FPGA  SSL  VPN  TLS  

          賽靈思推出ISE 12.3設(shè)計(jì)套件,引入AMBA 4 AXI4 IP 核

          • ?  ISE12.3增強(qiáng)PlanAhead?設(shè)計(jì)與分析控制臺(tái),并進(jìn)一步優(yōu)化功耗,標(biāo)志著支持?AXI4?接口IP的推出,和即插即用FPGA?設(shè)計(jì)的實(shí)現(xiàn)  賽靈思公司(Xilinx,?Inc.?)宣布推出?ISE??12.3設(shè)計(jì)套件,這標(biāo)志著這個(gè)FPGA?行業(yè)領(lǐng)導(dǎo)者針對(duì)片上系統(tǒng)設(shè)計(jì)的互聯(lián)功能模塊,?開(kāi)始推出滿足AMBA??4?AXI4?規(guī)范的IP核,以及用于提高生產(chǎn)力的&
          • 關(guān)鍵字: Xilinx  FPGA  ISE  

          賽靈思啟動(dòng)第三屆開(kāi)源硬件大賽

          •   由中國(guó)電子學(xué)會(huì)主辦、賽靈思公司與北京工業(yè)大學(xué)共同承辦的“第三屆OpenHW開(kāi)放源碼硬件與嵌入式大賽(簡(jiǎn)稱開(kāi)源硬件大賽)”日前在北京工業(yè)大學(xué)正式啟動(dòng),此次參賽特等獎(jiǎng)獲得者將獲得15000元的獎(jiǎng)金,同時(shí)還將獲得德致倫公司(Digilent)提供的“直通歐洲”獎(jiǎng)勵(lì),免費(fèi)參加2012年9月份在德國(guó)慕尼黑舉辦的“Digilent杯電子設(shè)計(jì)大賽”盛事?! ?lái)自中國(guó)電子學(xué)會(huì)、全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽組委會(huì)、北京工業(yè)大學(xué)、賽靈思公司及德致倫、依元素、安富利、科通、緣隆、智翔等生態(tài)合作伙伴的相關(guān)領(lǐng)導(dǎo),還有包括清華大學(xué)、上
          • 關(guān)鍵字: Xilinx  FPGA  OpenHW  

          基于賽靈思Virtex-5 FPGA的LTE仿真器實(shí)現(xiàn)

          • ?  功能強(qiáng)大的可編程邏輯平臺(tái)使得Prisma?Engineering公司能夠針對(duì)所有蜂窩網(wǎng)絡(luò)提供可重配置無(wú)線測(cè)試設(shè)備。長(zhǎng)期演進(jìn)(LTE)是移動(dòng)寬帶的最3GPP標(biāo)準(zhǔn),它打破了現(xiàn)有蜂窩網(wǎng)絡(luò)的固有模式。LTE與前代UMTS和GSM標(biāo)準(zhǔn)相比,除采用高頻譜效率的射頻技術(shù)外,其架構(gòu)還得到了大幅簡(jiǎn)化。LTE系統(tǒng)的無(wú)線接入部分Node-B,是連接無(wú)線電和整個(gè)互聯(lián)網(wǎng)協(xié)議核心網(wǎng)絡(luò)之間的邊緣設(shè)備。這種架構(gòu)無(wú)法監(jiān)測(cè)和測(cè)試等效于UMTS中間鏈路上的元件。必須通過(guò)無(wú)線電接口,才能有效地測(cè)試LTE網(wǎng)絡(luò)元件?! ∵@
          • 關(guān)鍵字: Xilinx  FPGA  Virtex-5  

          當(dāng)珠比櫝便宜--解讀Xilinx的7系列28nm

          • ?  買櫝還珠的故事,大家一定不陌生。?如果把芯片內(nèi)部最值錢和最有技術(shù)含量的那個(gè)硅片比喻為珍珠的話,?芯片外面的封裝,包括管腳,?就可以比喻為櫝了?! 「阈酒?,無(wú)不以能設(shè)計(jì)出皇冠上的那顆明珠而自豪,?如果有人說(shuō)自己是搞封裝的,多半會(huì)被人覺(jué)得是芯片行業(yè)的非主流。  然而,有個(gè)叫戈登摩爾的人,搞出來(lái)一個(gè)摩爾定律,明確提出,同樣的珍珠,價(jià)格,?每隔18個(gè)月減半。芯片的來(lái)源,歸根到底,是取之不竭的沙子,?而封裝,管腳這些東西,可是要實(shí)實(shí)在在地
          • 關(guān)鍵字: XILINX  芯片  Spartan  

          Xilinx助力有線電視運(yùn)營(yíng)商打造面向未來(lái)的前端系統(tǒng)

          •   全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司?(Xilinx,?Inc.?)在?2011?年?SCTE?有線電視技術(shù)博覽會(huì)?(SCTE?Cable-Tec?Expo?2011)上演示了有線電視行業(yè)第一個(gè)用單個(gè)?RF?端口支持多達(dá)?160?個(gè)正交幅度調(diào)制?(QAM?)信道的方案,該方案是在基于賽靈思?28nm?7?系列
          • 關(guān)鍵字: Xilinx  FPGA  RF  

          Xilinx進(jìn)駐北京新址并宣布成立中國(guó)研發(fā)中心,展現(xiàn)其對(duì)中國(guó)市場(chǎng)的承諾

          • ?  全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司?(Xilinx,?Inc.)今天在進(jìn)駐北京新址的慶典上,強(qiáng)調(diào)其對(duì)高增長(zhǎng)的中國(guó)市場(chǎng)的承諾。該公司不斷擴(kuò)大其在亞太地區(qū)的影響力,包括開(kāi)設(shè)研發(fā)中心,并將本地銷售、市場(chǎng)營(yíng)銷和應(yīng)用工程設(shè)計(jì)等業(yè)務(wù)整合到統(tǒng)一的辦公地點(diǎn)。新址面積達(dá)?2,000?平米,將為北京本地、整個(gè)亞太區(qū)乃至跨國(guó)客戶提供強(qiáng)有力的支持?! 淖笾劣遥?北京化工大學(xué)教授何賓,?賽靈思軟件研發(fā)總監(jiān)宋傳華博士,?全球研發(fā)高級(jí)總監(jiān)Devada
          • 關(guān)鍵字: Xilinx  可編程平臺(tái)  FPGA  

          Xilinx獲《電子產(chǎn)品世界》2011最佳創(chuàng)意理念獎(jiǎng)

          • ?  全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司?(Xilinx,?Inc.?今天宣布其?Zynq-7000?可擴(kuò)展處理平臺(tái)(EPP)?榮獲?2011?年?Elektra歐洲電子產(chǎn)業(yè)獎(jiǎng)的年度最佳嵌入式系統(tǒng)產(chǎn)品獎(jiǎng)。該獎(jiǎng)項(xiàng)在倫敦Park?Plaza舉行的頒獎(jiǎng)典禮上頒發(fā)。與此同時(shí),?獲得中國(guó)重要的電子專業(yè)類刊物之一——《電子產(chǎn)品世界》一年一度的編輯推薦獎(jiǎng)之成就獎(jiǎng):?2011年度最佳創(chuàng)意理念獎(jiǎng)。
          • 關(guān)鍵字: Xilinx  FPGA  Zynq-7000  

          Xilinx FPGA的Fast Startup

          • ?  在眾多當(dāng)代應(yīng)用中,嵌入式系統(tǒng)必須滿足極其苛刻的時(shí)序要求。其中之一就是啟動(dòng)時(shí)間——即上電后電子系統(tǒng)進(jìn)入可操作狀態(tài)所需要的時(shí)間。PCI?Express產(chǎn)品或汽車應(yīng)用中基于CAN的電子控制單元(ECU)就是具有嚴(yán)格時(shí)序要求的電子系統(tǒng)的應(yīng)用實(shí)例?! ?biāo)準(zhǔn)PCI?Express(PCIe)系統(tǒng)上電后僅100毫秒,系統(tǒng)的根組件就開(kāi)始掃描總線以便弄清拓?fù)浣Y(jié)構(gòu),并在這一過(guò)程中進(jìn)行初始化配置。?如果PCIe設(shè)備沒(méi)有準(zhǔn)備好響應(yīng)配置請(qǐng)求,根組件就找不到此PCIe設(shè)備,并認(rèn)為它不存在
          • 關(guān)鍵字: 賽靈思  Xilinx  FPGA  

          S2C為Xilinx原型驗(yàn)證系統(tǒng)提供突破性驗(yàn)證模塊技術(shù)

          •   S2C?日前宣布其Verification?Module技術(shù)(專利申請(qǐng)中)已可用于其基于Xilinx的FPGA原型驗(yàn)證系統(tǒng)中。V6?TAI?Verification?Module可以實(shí)現(xiàn)在FPGA原型驗(yàn)證環(huán)境和用戶驗(yàn)證環(huán)境之間高速海量數(shù)據(jù)傳輸。用戶可以使用Xilinx?ChipScope或者第三方調(diào)試環(huán)境,同時(shí)查看4個(gè)FPGA。另外,V6?TAI?Verification?Module還可以用于1.3M~4.7M
          • 關(guān)鍵字: S2C  Xilinx  FPGA  

          MathWorks HDL ta工具新添Xilinx FPGA 硬件驗(yàn)證功能

          • ?  MathWorks?日前宣布適用于Xilinx?FPGA?開(kāi)發(fā)板且新添了FPGA?在環(huán)(FIL)?功能的?EDA?Simulator?Link?3.3?面市。FIL?使工程師們能夠在使用Simulink?作為系統(tǒng)級(jí)測(cè)試臺(tái)架的同時(shí),以硬件速度驗(yàn)證其設(shè)計(jì)?! DA?Simulator?Link?支持?HDL?驗(yàn)證選項(xiàng)全集使用
          • 關(guān)鍵字: MathWorks  Xilinx  FPGA  

          FAQ-Virtex-7HT常見(jiàn)問(wèn)題解答

          •   1.?賽靈思將發(fā)布內(nèi)容是什么?  賽靈思將發(fā)布?Virtex-7?HT?FPGA,該產(chǎn)品在單片?FPGA?中集成了業(yè)界最多數(shù)量的串行收發(fā)器—16個(gè)?28Gbps?和72個(gè)?13.1Gbps?串行收發(fā)器,能夠滿足?100Gbps?和?400Gbps?帶寬應(yīng)用的需要。如欲觀看賽靈思?28Gbps?收發(fā)器的演示視頻,請(qǐng)?jiān)L問(wèn):http://www.xi
          • 關(guān)鍵字: Xilinx  Virtex-7  HT  FPGA  

          眾志和達(dá)借助賽靈思可編程方案打造數(shù)據(jù)存儲(chǔ)新典范

          • ?  全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(?Xilinx,?Inc.?)今天宣布,?北京眾志和達(dá)信息技術(shù)有限公司采用賽靈思可編程解決方案,成功打造了行業(yè)首款基于先進(jìn)的Storage-on-Chip(芯片級(jí)存儲(chǔ))架構(gòu)、全部利用賽靈思高速高集成FPGA(現(xiàn)場(chǎng)可編程門陣列)芯片實(shí)現(xiàn)全部功能的虛擬磁帶庫(kù)產(chǎn)品——SureSave?VTL5000。該產(chǎn)品將作為眾志和達(dá)公司面向企業(yè)級(jí)數(shù)據(jù)保護(hù)的旗艦產(chǎn)品,以其卓越的性能、靈活的擴(kuò)展性、高度的可靠性等優(yōu)勢(shì),&
          • 關(guān)鍵字: Xilinx  FPGA  Virtex-5  
          共6423條 158/429 |‹ « 156 157 158 159 160 161 162 163 164 165 » ›|

          fpga-spartan介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga-spartan!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-spartan的理解,并與今后在此搜索fpga-spartan的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA-SPARTAN    樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();