fpga-spartan 文章 進入fpga-spartan技術(shù)社區(qū)
基于FPGA的CMI編碼系統(tǒng)設計
- 摘要：提出了一種基于FPGA并利用Verilog HDL實現(xiàn)的CMI編碼設計方法。研究了CMI碼型的編碼特點，提出了利用Altera公司CycloneⅡ系列EP2C5Q型號FPGA完成CMI編碼功能的方案。在系統(tǒng)程序設計中，首先產(chǎn)生m序列，然后程序
- 關(guān)鍵字： FPGA CMI 編碼 系統(tǒng)設計
基于FPGA的數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)
- 摘要：基于FPGA和USB2．0的技術(shù)方案，設計了一種高速化和集成化的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)是以Altera公司的FPGA芯片EP2C5T144為主控芯片，以Cypress公司的EZ-USB FX2芯片為傳輸手段設計實現(xiàn)的。首先詳細介紹了整體系統(tǒng)的
- 關(guān)鍵字： FPGA 數(shù)據(jù)采集系統(tǒng)
基于FPGA+DSP的雷達高速數(shù)據(jù)采集系統(tǒng)的實現(xiàn)
- 摘要：激光雷達的發(fā)射波及回波信號經(jīng)光電器件轉(zhuǎn)換形成的電信號具有脈寬窄，幅度低，背景噪聲大等特點，對其進行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問題。同時，A/D轉(zhuǎn)換器與數(shù)字信號處理器直接連接會導致數(shù)據(jù)傳輸不
- 關(guān)鍵字： FPGA DSP 雷達 高速數(shù)據(jù)
數(shù)字基帶傳輸系統(tǒng)的FPGA設計與實現(xiàn)
- 摘要：為了提高系統(tǒng)的集成度和可靠性，降低功耗和成本，增強系統(tǒng)的靈活性，提出一種采用非常高速積體電路的硬件描述語言(VHDL語言)來設計數(shù)字基帶傳輸系統(tǒng)的方法。詳細闡述數(shù)字基帶傳輸系統(tǒng)中信號碼型的設計原則，數(shù)
- 關(guān)鍵字： FPGA 數(shù)字基帶 傳輸系統(tǒng)
FPGA實現(xiàn)IRIG-B(DC)碼編碼和解碼的設計
- 為達到IRIG-B碼與時間信號輸入、輸出的精確同步，采用現(xiàn)代化靶場的IRIG-B碼編碼和解碼的原理，從工程的角度出發(fā)，提出了使用現(xiàn)場可編程門陣列(FPGA)來實現(xiàn)IRIG-B碼編碼和解碼的設計方案和體系結(jié)構(gòu)，設計中會涉及到幾個不同的時鐘頻率，F(xiàn)PGA對時鐘的同步性具有靈活性、效率高、且功耗低?？垢蓴_性好的特點。結(jié)果表明，F(xiàn)PGA能夠確保為從設備提供同源的時鐘基準，使時鐘與信號的延遲控制在200 ns以內(nèi)，從而得到了IRIG-B碼與時間精確同步的效果。
- 關(guān)鍵字： IRIG-B FPGA DC 編碼
基于FPGA與DSP的雷達高速數(shù)據(jù)采集系統(tǒng)
- 激光雷達的發(fā)射波及回波信號經(jīng)光電器件轉(zhuǎn)換形成的電信號具有脈寬窄，幅度低，背景噪聲大等特點，對其進行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問題。同時，A／D轉(zhuǎn)換器與數(shù)字信號處理器直接連接會導致數(shù)據(jù)傳輸不及時，影響系統(tǒng)可靠性、實時性。針對激光雷達回撥信號，提出基于FPGA與DSP的高速數(shù)據(jù)采集系統(tǒng)，利用FPGA內(nèi)部的異步FIFO和DCM實現(xiàn)A／D轉(zhuǎn)換器與DSP的高速外部存儲接口(EMIF)之間的數(shù)據(jù)傳輸。介紹了ADC外圍電路、工作時序以及DSP的EMIF的設置參數(shù)，并對異步FIFO數(shù)據(jù)讀寫進行仿真，結(jié)合硬件結(jié)構(gòu)詳細地
- 關(guān)鍵字： FPGA DSP 雷達 高速數(shù)據(jù)
高精度DDFS信號源FPGA實現(xiàn)
- 為進行高精度信號源的設計，同時降低設計成本，以Cyclone II系列低端FPGA為核心，利用直接頻率合成技術(shù)，對正弦信號等數(shù)據(jù)進行1／4周期壓縮存儲到ROM中，在外部時鐘頻率為50 MHz，實現(xiàn)了正弦信號源的設計，同時，實現(xiàn)三角波、鋸齒波、矩形脈沖及2-ASK、2-PSK和2-FSK等數(shù)字調(diào)制信號，系統(tǒng)還具有掃頻、指定波形次數(shù)等功能。仿真結(jié)果表明，信號源精度高，頻率調(diào)整步進可達0．034 92 Hz，頻率范圍為0．034 92 Hz～9．375 MHz，制作成本低，功能豐富。
- 關(guān)鍵字： DDFS FPGA 高精度 信號源
基于FPGA的語音存儲與回放系統(tǒng)設計
- 1 設計要求 設計并制作一個數(shù)字化語音存儲與回放系統(tǒng)，其示意圖如圖1所示。
圖1 數(shù)字化語音存儲與回放系統(tǒng)示意圖 (1)放大器1的增益為46dB，放大器2的增益為40dB，增益均可調(diào)； (2)帶通濾波器：通帶為30 - 關(guān)鍵字： FPGA 語音存儲 回放 系統(tǒng)設計
基于FPGA 的衛(wèi)星便攜站的同步數(shù)字復接器的設計
- 在便攜式數(shù)字衛(wèi)星通信系統(tǒng)中，為了擴大傳輸容量和提高傳輸效率，滿足同時傳輸幾種業(yè)務的需求，通常采用時分復用的方法，將若干個低速數(shù)字碼流按一定格式合并成一個高速數(shù)據(jù)碼流，以便在一條信道中傳輸，使各個業(yè)務信
- 關(guān)鍵字： FPGA 衛(wèi)星 便攜 數(shù)字復接器
fpga-spartan介紹
您好，目前還沒有人創(chuàng)建詞條fpga-spartan!
歡迎您創(chuàng)建該詞條，闡述對fpga-spartan的理解，并與今后在此搜索fpga-spartan的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga-spartan的理解，并與今后在此搜索fpga-spartan的朋友們分享。 創(chuàng)建詞條
fpga-spartan電路
fpga-spartan相關(guān)帖子
fpga-spartan資料下載
fpga-spartan專欄文章
熱門主題
關(guān)于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473