<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga-spartan

          高云半導體推出FPGA離線燒錄器及數據流文件加密工具

          •   中國濟南,2018年3月19日訊,山東高云半導體科技有限公司(以下簡稱“高云半導體”)今日宣布推出高云 FPGA四路并行離線燒錄器(以下簡稱“離線燒錄器”),支持高云半導體小蜜蜂家族GW1N(R)系列芯片數據流文件的離線燒錄?! D一 離線燒錄器外觀圖  離線燒錄器(圖一)是指在脫離PC環(huán)境下對GW1N(R)芯片進行數據燒錄的設備,具備速度快、數據保密、便攜穩(wěn)定、多路燒錄等特點,適用于工廠大批量、快速量產,并方便檢修人員外出攜帶;相比傳統(tǒng)的PC終端,離線燒錄器優(yōu)勢顯著?! ∑湟唬x
          • 關鍵字: 高云  FPGA  

          深度觀察,賽靈思新任全球總裁的三把火

          • 2018年一月,賽靈思迎來了第四任總裁Victor Peng。Victor Peng此前擔任賽靈思COO(首席運營官),負責賽靈思公司全球銷售、產品和垂直市場、產品的開發(fā)以及全球運營和質量工作。在此之前,他曾任賽靈思產品執(zhí)行副總裁兼總經理,負責公司產品組合與差異性技術的定義、開發(fā)以及產品市場營銷,實現了連續(xù)三代核心產品的領先地位,于2017年10月成為董事會成員之一。
          • 關鍵字: Xilinx  FPGA  ACAP  

          Xilinx CEO 描繪公司新愿景與戰(zhàn)略藍圖

          •   自適應和智能計算的全球領先企業(yè)賽靈思公司(Xilinx,?Inc.)總裁兼首席執(zhí)行官(CEO)Victor?Peng?,今天揭示了公司的未來愿景與戰(zhàn)略藍圖。Peng?的愿景旨在為賽靈思帶來新發(fā)展、新技術和新方向,打造“自適應計算加速平臺”。在該世界中,賽靈思將超越?FPGA?的局限,推出高度靈活且自適應的全新處理器及平臺產品系列,為用戶從端點到邊緣再到云端多種不同技術的快速創(chuàng)新提供支持?! D一?賽靈思CEO?Victor
          • 關鍵字: Xilinx  FPGA   

          “老司機”十年FPGA從業(yè)經驗總結

          •   大學時代第一次接觸FPGA至今已有10多年的時間,至今記得當初第一次在EDA實驗平臺上完成數字秒表、搶答器、密碼鎖等實驗時那個興奮勁。當時由于沒有接觸到HDL硬件描述語言,設計都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來的。   后來讀研究生,工作陸陸續(xù)續(xù)也用過Quartus II、FoundaTIon、ISE、Libero,并且學習了verilogHDL語言,學習的過程中也慢慢體會到verilog的妙用,原來一小段語言就能完成復雜的原理圖設計,而且語言的移植性可操作性比原理圖
          • 關鍵字: FPGA  Verilog  

          高云半導體宣布在香港科學園設立香港研發(fā)中心

          •   作為國內領先的可編程邏輯器件供應商,廣東高云半導體科技股份有限公司(以下簡稱“高云半導體”)今日宣布成立香港研發(fā)中心,新成立的研發(fā)中心位于香港科學園二期浚湖樓,這是繼濟南、上海、廣州、美國硅谷四大研發(fā)中心之后,高云半導體成立的第五大研發(fā)中心。   “在香港科學園設立研發(fā)中心,將為高云半導體在國際市場開拓,創(chuàng)新合作等方面提供重要的技術支持,”高云半導體CEO朱璟輝介紹,“作為一個創(chuàng)新驅動型的公司,高云將在香港打造一個實力雄厚的研發(fā)與技術支
          • 關鍵字: 高云  FPGA  

          高云半導體宣布在香港科學園設立香港研發(fā)中心

          • 中國香港,2018年3月12日,作為國內領先的可編程邏輯器件供應商,廣東高云半導體科技股份有限公司(以下簡稱“高云半導體”)今日宣布成立香港研發(fā)中心,新成立的研發(fā)中心位于香港科學園二期浚湖樓,這是繼濟南、上海、廣州、美國硅谷四大研發(fā)中心之后,高云半導體成立的第五大研發(fā)中心。
          • 關鍵字: FPGA  高云半導體  

          一文讀懂如何更經濟地設計一顆新的芯片

          •   我們(IEEE)最近與Bunny Huang進行了有趣的交流,他是硬件大師以及Chumby,NetTV和Novena Laptop等的創(chuàng)造者。他還是Hacking the Xbox,The Essential Guide to Electronics in Shenzhen兩篇文章的作者,在IEEE Spectrum中有兩篇專題文章。  我們感興趣的是Huang的意見,一個小的資金適中的團隊,
          • 關鍵字: 芯片  FPGA  

          基于OMAP-L138 DSP+ARM的處理器與FPGA實現SDR系統(tǒng)

          •   CritICal Link公司的某客戶需要針對多個應用開發(fā)一個擴頻無線電收發(fā)器。該客戶已經開發(fā)出一套算法,準備用于對信號進行調制和解調,但他們卻缺少構建完整系統(tǒng)的資源和專業(yè)知識??蛻粝M密浖x無線電(SDR)系統(tǒng)的靈活性優(yōu)勢。本文將探討如何基于德州儀器(TI)的OMAP-L138 DSP+ARM處理器與FPGA來實現該系統(tǒng)?! ∑脚_  Critical Link選擇其MityDSP-L138F嵌入式系統(tǒng)模塊作為SDR的基礎,因為該模塊不僅具有很強的處理能力,而且可以
          • 關鍵字: FPGA  ARM  

          基于DSP和FPGA的機器視覺系統(tǒng)設計與實現

          •   本文將機器視覺與網絡技術相結合,使用TI公司新近推出的6000系列DSPsTMS320DM642為核心,應用ALTERA公司的FPGA,用其實現圖像預處理,減輕了DSPs的負擔。應用網絡技術實現圖像傳輸?! ?、引言  機器視覺自起步發(fā)展到現在,已有15年的發(fā)展歷史。應該說機器視覺作為一種應用系統(tǒng),其功能特點是隨著工業(yè)自動化的發(fā)展而逐漸完善和發(fā)展的。  目前,國際上視覺系統(tǒng)的應用方興未艾,1998年的市場規(guī)模為46億美元。在國外,機器視覺的應用普及主要體現在半導體及電子行業(yè),其中大概 40%
          • 關鍵字: DSP  FPGA  

          再續(xù)FPGA初心,京微齊力脫胎京微雅格重新起航

          •   新的一年開啟新的希望,新的空白承載新的夢想。這是年初一集微網給讀者們拜年時寫的寄語。在中國農歷新年開年之際,半導體產業(yè)里也迎來了許多新的起點。例如長江存儲在與蘋果就采購前者的Nand閃存芯片一事談判,又例如前京微雅格副總裁王海力堅守18個月后的二次創(chuàng)業(yè)。   2005年年底,即將從清華大學計算機專業(yè)博士畢業(yè)的王海力加入了一家新成立的中外合資公司——雅格羅技,開始了國產FPGA芯片研發(fā)。2010年在北京市政府相關引導資金支持下,該公司也轉換身份并更名為“京微雅格&r
          • 關鍵字: 京微雅格  FPGA  

          FPGA重點知識13條,助你構建完整“邏輯觀”之三

          •   10、FPGA的時序基礎理論  我們的分析從下圖開始,下圖是常用的靜態(tài)分析結構圖,一開始看不懂公式不要緊,因為我會在后面給以非常簡單的解釋:  這兩個公式是一個非常全面的,準確的關于建立時間和保持時間的公式。其中Tperiod為時鐘周期;Tcko為D觸發(fā)器開始采樣瞬間到D觸發(fā)器采樣的數據開始輸出的時間;Tlogic為中間的組合邏輯的延時;Tnet為走線的延時;Tsetup為D觸發(fā)器的建立時間;Tclk_skew為時鐘偏移,偏移的原因是因為時鐘到達前后兩個D觸發(fā)器的路線不是一樣長?! ∵@里我們來做如下轉
          • 關鍵字: FPGA  時序  

          FPGA重點知識13條,助你構建完整“邏輯觀”之二

          •   8、FPGA時鐘系統(tǒng)  1. FPGA的全局時鐘是什么?  FPGA的全局時鐘應該是從晶振分出來的,最原始的頻率。其他需要的各種頻率都是在這個基礎上利用PLL或者其他分頻手段得到的。  2. 全局時鐘和BUFG:  BUFG,輸入為固定管腳,輸出為H型全銅全局高速網絡,這樣抖動和到任意觸發(fā)器的延時差最小,這個也就是FPGA做同步設計可以不需要做后仿真的原因。  全局時鐘:今天我們從另一個角度來看一下時鐘的概念:時鐘是D觸發(fā)器的重要組成部分,一個有效邊沿使得D觸發(fā)器進行一次工作。而更多的時候,D觸發(fā)器保
          • 關鍵字: FPGA  時鐘  

          FPGA重點知識13條,助你構建完整“邏輯觀”之一

          •   1、查找表LUT和編程方式  第一部分: 查找表LUT  FPGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎上進一步發(fā)展的產物。它是作為ASIC領域中的一種半定制電路而出現的,即解決了定制電路的不足,又克服了原有可編程器件門電路有限的缺點?! ∮捎贔PGA需要被反復燒寫,它實現組合邏輯的基本結構不可能像ASIC那樣通過固定的與非門來完成,而只能采用一種易于反復配置的結構。查找表可以很好 地滿足這一要求,目前主流FPGA都采用了基于SRAM工藝的查找表結構,也有一些軍品和宇航級FPGA采用
          • 關鍵字: FPGA  CPLD  

          eFPGA or FPGA SoC,誰將引領下一代可編程硬件潮流?

          •   eFPGA:冉冉升起的新星,eFPGA即嵌入式FPGA(embedded FPGA),是近期興起的新型電路IP?! ‰S著摩爾定律越來越接近瓶頸,制造ASIC芯片的成本越來越高。因此,設計者會希望ASIC能實現一定的可配置性,同時又不影響性能。在希望能做成可配置的模塊中,負責與其他芯片或者總線通信的接口單元又首當其沖。在芯片中,模塊間的通信往往使用簡單的并行接口或者配合簡單的時序邏輯,但是在芯片間通信時為了保證可靠性,必須通過一系列握手(handshake)協(xié)議來完成通信接口。設計者往往希望自己的SoC
          • 關鍵字: eFPGA  FPGA   

          CPU、MCU、FPGA、SoC這些芯片究竟是啥?漲盡姿勢

          •   目前世界上有兩種文明,一種是人類社會組成的的碳基文明,一種是各種芯片組成的硅基文明——因為幾乎所有的芯片都是以單晶硅為原料制作的,芯片系統(tǒng)的總數比人類的數量還多出數十上百倍。芯片大家族里面也分各種不同類型的芯片,從古老的用電子管堆出來的成噸的邏輯門到現在的超級數據中心,電子技術的發(fā)展走過了一代又一代,到了今天,各種芯片更是百花齊放,芯片廠商百家爭鳴。        可是,這么多芯片,按照功能分類,有專門用于計算的、有專門用于控制的、有專門用于存儲的&hell
          • 關鍵字: FPGA  SoC  
          共6405條 38/427 |‹ « 36 37 38 39 40 41 42 43 44 45 » ›|

          fpga-spartan介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-spartan!
          歡迎您創(chuàng)建該詞條,闡述對fpga-spartan的理解,并與今后在此搜索fpga-spartan的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA-SPARTAN    樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();