<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會員技術(shù)?？堎|(zhì)版免費索閱看這里來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開關(guān)應(yīng)用實現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實現(xiàn)車載ECU集成？來與NXP聊一聊吧！

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga-spartan

fpga-spartan 文章進入fpga-spartan技術(shù)社區(qū)

從業(yè)績來看，賽靈思已經(jīng)遠(yuǎn)遠(yuǎn)領(lǐng)先于Altera

Altera和賽靈思20年來都在FPGA這個窄眾市場激烈的競爭者，然而Peter Larson基于對兩個公司現(xiàn)金流折現(xiàn)法的研究表明，賽靈思是目前FPGA市場的絕對領(lǐng)先者。(http://seekingalpha.com/article/2008621-xilinx-appears-
關(guān)鍵字：賽靈思 Altera FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

FPGA：縱向創(chuàng)新與橫向整合引領(lǐng)變革

FPGA在先進工藝路上的狂飚猛進帶來了如影隨形的挑戰(zhàn)：一方面，進入20nm和14nm階段后，不光是FPGA復(fù)雜度提升，對其外圍的電源管理等芯片也提出了“與時俱進”的要求。另一方面，隨著SoC FPGA和3D IC技術(shù)
關(guān)鍵字： FPGA 創(chuàng)新 FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

基于FPGA的多通道高速采樣系統(tǒng)設(shè)計

摘要：旋轉(zhuǎn)機械的振動監(jiān)測，對于機械的安全運行和提高設(shè)備利用率有重大意義。利用FPGA的并行處理能力，采用高速可編程FPGA模塊和嵌入式開發(fā)的結(jié)合方式，提出了一種基于FPGA的高速、多通道、同步采樣實現(xiàn)方法。闡述了
關(guān)鍵字： FPGA 高速采樣并行處理自定義指令

基于FPGA的視頻圖像畫面分割器設(shè)計

摘要：為了解決在一個屏幕上收看多個信號源的問題，對基于FPGA技術(shù)的視頻圖像畫面分割器進行了研究。研究的主要特色在于構(gòu)建了以FPGA為核心器件的視頻畫面分割的硬件平臺，首先，將DVI視頻信號，經(jīng)視頻解碼芯片轉(zhuǎn)換為
關(guān)鍵字： FPGA DDR2 SDRAM 視頻提取圖像合成

基于FPGA和ARM的視頻采集處理系統(tǒng)

摘要：設(shè)計了一種可進行實時視頻采集、壓縮和傳輸?shù)囊曨l采集處理系統(tǒng)。該系統(tǒng)充分結(jié)合FPGA和ARM的硬件優(yōu)勢，實現(xiàn)了設(shè)備接口和視頻信號處理的全數(shù)字化，易與信號處理新技術(shù)相結(jié)合，系統(tǒng)結(jié)構(gòu)緊湊，體積小巧、響應(yīng)快速;
關(guān)鍵字： FPGA ARM 視頻采集處理

采用FPGA設(shè)計智能能源系統(tǒng)

智能電網(wǎng)的目標(biāo)是更高效的管理電力傳送，以滿足我們?nèi)找嬖鲩L的能源需求。但是在實現(xiàn)的道路上會遇到一些困難。不斷發(fā)展的標(biāo)準(zhǔn)。高可靠性要求。低成本實現(xiàn)。雙向通信以支持實時傳輸。復(fù)雜的電能監(jiān)視和控制。通用性要求
關(guān)鍵字： FPGA 智能能源系統(tǒng)

FPGA開發(fā)靜態(tài)無功補償控制器

“我們在NI CompactRIO平臺上開發(fā)的SVC全數(shù)字控制系統(tǒng)，大大縮短了產(chǎn)品上市的時間又保證了系統(tǒng)的穩(wěn)定性。”
挑戰(zhàn)：電弧爐、軋鋼機等大型工業(yè)設(shè)備在為企業(yè)創(chuàng)造產(chǎn)值的同時也帶來了無功分量和高次諧波等危害
關(guān)鍵字： FPGA 靜態(tài) 控制器

電子設(shè)計發(fā)展趨勢 ― 開源PCB設(shè)計

電子設(shè)計領(lǐng)域的一大趨勢是開源硬件及其配套的開源原理圖和PCB布局圖的使用。使用開源硬件及其配套資源意味著工程師可以方便地使用現(xiàn)有設(shè)計方案，從而提高效率并縮短產(chǎn)品上市時間。隨著工程師更加深入地了解傳統(tǒng)PCB與
關(guān)鍵字：開源 PCB FPGA

基于FPGA多波束成像的聲納系統(tǒng)設(shè)計

摘要：給出了一種基于FPGA的多波束成像聲納整機的硬件電路設(shè)計方案，介紹了該方案中各分系統(tǒng)的具體電路實現(xiàn)，以Xilinx公司的FPGA芯片作為核心器件，根據(jù)干端PC下發(fā)的控制指令實現(xiàn)對180個基元的發(fā)射接收電路的控制，完
關(guān)鍵字：多波束成像聲納發(fā)射接收電路波束形成器千兆網(wǎng)傳輸控制指令 FPGA

基于CPLD/FPGA的出租車計費器系統(tǒng)的設(shè)計實現(xiàn)

1 引言隨著EDA技術(shù)的發(fā)展及大規(guī)?？删幊踢壿嬈骷﨏PLD/FPGA的出現(xiàn)，電子系統(tǒng)的設(shè)計技術(shù)和工具發(fā)生了巨大的變化，通過EDA技術(shù)對CPLD/FP-GA編程開發(fā)產(chǎn)品，不僅成本低、周期短、可靠性高，而且可隨時在系統(tǒng)中修改其邏輯功
關(guān)鍵字： CPLD FPGA 出租車計費器

低功耗FPGA設(shè)計技術(shù)

一、前言隨著系統(tǒng)功率預(yù)算的不斷緊縮，迫切需要新型低功率元器件。對通信基礎(chǔ)設(shè)施而言，電路板冷卻、機箱體積小型化以及系統(tǒng)可靠性在系統(tǒng)設(shè)計中都起著重要的作用。對e-應(yīng)用，電池壽命、熱耗散和小體積尺寸是主要的設(shè)
關(guān)鍵字： FPGA 低功耗

基于DM648+FPGA的圖像處理模塊設(shè)計與實現(xiàn)

摘要：介紹了一種基于DM648和FPGA構(gòu)架的圖像處理方案，闡述了圖像處理模塊的組成原理和結(jié)構(gòu)，并對模塊內(nèi)部電路設(shè)計和FPGA內(nèi)部圖像處理邏輯進行了重點介紹。木文設(shè)計的圖像處理模塊能夠支持對高清視頻圖像的切割、縮放
關(guān)鍵字： DM648 FPGA 視頻圖像處理

基于FPGA的北斗QPSK調(diào)制實現(xiàn)與解調(diào)驗證

摘要為研制北斗衛(wèi)星導(dǎo)航模擬信號源，設(shè)計實現(xiàn)了北斗QPSK信號調(diào)制器。文中在分析了北斗衛(wèi)星導(dǎo)航系統(tǒng)B1頻段信號的正交相移鍵控調(diào)制信號的基礎(chǔ)上，基于軟件無線電的思想，在FPGA硬件平臺上實現(xiàn)了QPSK信號調(diào)制器，通過
關(guān)鍵字：北斗 QPSK 調(diào)制解調(diào) FPGA StratixⅡ

基于FPGA的大圍數(shù)QC_LDPC碼的譯碼器

摘要針對QC_LDPC碼的短環(huán)對碼性能的重要影響，采用了1種圍數(shù)為8的QC_LDPC碼設(shè)計。算法首先分別對3個不同的子矩陣進行移位運算，每個子矩陣分別與它們移位后生成的子矩陣共同組合形成1個新的子矩陣，然后再將新生成
關(guān)鍵字： QC_LDPC碼校驗矩陣分層迭代譯碼算法 FPGA

基于FPGA的數(shù)字電子鐘設(shè)計

摘要：采用FPGA進行的數(shù)字電路設(shè)計具有更大的靈活性和通用性，已成為目前數(shù)字電路設(shè)計的主流方法之一。本文給出一種基于FPGA的數(shù)字鐘設(shè)計方案。該方案采用VHDL設(shè)計底層模塊，采用電路原理圖設(shè)計頂層系統(tǒng)。整個系統(tǒng)在
關(guān)鍵字： EDA FPGA QuartusⅡ 數(shù)字鐘

共6405條 99/427 |‹ « 97 98 99 100 101 102 103 104 105 106 » ›|

fpga-spartan介紹

您好，目前還沒有人創(chuàng)建詞條fpga-spartan!
歡迎您創(chuàng)建該詞條，闡述對fpga-spartan的理解，并與今后在此搜索fpga-spartan的朋友們分享。創(chuàng)建詞條

fpga-spartan電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga-spartan相關(guān)帖子

RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷
TC264如何外掛FPGA？
到底什么是ASIC和FPGA？

fpga-spartan資料下載

手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
萊迪思CrossLink
萊迪思 MachXO2 FPGA
萊迪思CrossLink-NX：用于嵌入式視覺處理的FPGA
量子計算機仿真器Qulacs的多SATA FPGA實現(xiàn)

fpga-spartan專欄文章

熱門主題

FPGA-SPARTAN 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();