<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來(lái)之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> fpga-to-asic

fpga-to-asic 文章進(jìn)入fpga-to-asic技術(shù)社區(qū)

基于FPGA的高清圖像處理方法介紹

基于FPGA的高清圖像處理方法介紹,從模擬廣播向數(shù)字廣播的轉(zhuǎn)變?yōu)闃I(yè)界提供了令人振奮的新服務(wù)和掙錢機(jī)會(huì)，而OEM廠商之間為生產(chǎn)更有價(jià)格吸引力的系統(tǒng)而進(jìn)行的競(jìng)爭(zhēng)也非常激烈。然而，正如許多其它技術(shù)轉(zhuǎn)變時(shí)所面臨的情況一樣，各個(gè)企業(yè)為競(jìng)爭(zhēng)市場(chǎng)領(lǐng)導(dǎo)地位
關(guān)鍵字：方法介紹圖像處理高清 FPGA 基于

基于FPGA的正交相干檢波方法及實(shí)現(xiàn)

基于FPGA的正交相干檢波方法及實(shí)現(xiàn),引言
現(xiàn)代雷達(dá)普遍采用相參信號(hào)來(lái)進(jìn)行處理，而如何獲得高精度基帶數(shù)字正交(I，Q)信號(hào)是整個(gè)系統(tǒng)信號(hào)處理成敗的關(guān)鍵。傳統(tǒng)的做法是采用模擬相位檢波器來(lái)得到I、Q信號(hào)，其正交性能一般為：幅度平衡在2％左右，相位
關(guān)鍵字：方法實(shí)現(xiàn) 相干正交 FPGA 基于

在數(shù)字電路方案設(shè)計(jì)中DSP與FPGA的比較與選擇

在數(shù)字電路方案設(shè)計(jì)中DSP與FPGA的比較與選擇,數(shù)字信號(hào)處理技術(shù)和大規(guī)模集成電路技術(shù)的迅猛發(fā)展,為我們?cè)O(shè)計(jì)數(shù)字電路提供了新思路和新方法。當(dāng)前數(shù)字系統(tǒng)設(shè)計(jì)正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。DSP和FPGA技術(shù)的發(fā)展使這一趨勢(shì)成為可能和必然。和計(jì)
關(guān)鍵字：比較選擇 FPGA DSP 電路方案設(shè)計(jì) 數(shù)字

抗SEU存儲(chǔ)器的FPGA設(shè)計(jì)實(shí)現(xiàn)

抗SEU存儲(chǔ)器的FPGA設(shè)計(jì)實(shí)現(xiàn),O 引言　　隨著我國(guó)航空航天事業(yè)的迅猛發(fā)展，衛(wèi)星的應(yīng)用越來(lái)越廣泛。然而，太空環(huán)境復(fù)雜多變，其中存在著各種宇宙射線與高能帶電粒子，它們對(duì)運(yùn)行于其中的電子器件會(huì)產(chǎn)生各種輻射效應(yīng)。輻射效應(yīng)對(duì)電子器件的影響不可
關(guān)鍵字：實(shí)現(xiàn) 設(shè)計(jì) FPGA 存儲(chǔ)器 SEU

FPGA在微型投影儀中的應(yīng)用設(shè)計(jì)

FPGA在微型投影儀中的應(yīng)用設(shè)計(jì),僅手掌大小的便攜式視頻
　　圖1：微型投影儀使用示例?！　∧壳埃捎谖⑿屯队皟x的價(jià)格昂貴，因此難以在各行業(yè)中普遍使用，但隨著價(jià)格的下降，使用微型投影儀的消費(fèi)類應(yīng)用將會(huì)大量涌現(xiàn)，并且它將成為便捷、中等分
關(guān)鍵字：設(shè)計(jì) 應(yīng)用投影儀微型 FPGA

基于FPGA實(shí)現(xiàn)的MELP混合線性碼激勵(lì)的系統(tǒng)框架介紹

利用語(yǔ)音編碼技術(shù)可有效降低信息存儲(chǔ)量、提高信道利用率。混合激勵(lì)線性預(yù)測(cè)(MELP)語(yǔ)音編碼算法能在較低碼率下提供較高的語(yǔ)音質(zhì)量、自然度和清晰度，已成為美國(guó)國(guó)防部新的2.4 Kb/s的語(yǔ)音編碼標(biāo)準(zhǔn)。語(yǔ)音編碼技術(shù)在當(dāng)今
關(guān)鍵字： FPGA MELP 線性激勵(lì)

基于FPGA的c點(diǎn)陣顯示系統(tǒng)設(shè)計(jì)

摘要：本文用FPGA設(shè)計(jì)LED顯示屏接收控制系統(tǒng)，著重研究系統(tǒng)硬件設(shè)計(jì)方案，進(jìn)一步解決了LED大屏幕數(shù)據(jù)的灰度控...
關(guān)鍵字： FPGA FPGA

基于EDA仿真技術(shù)的解決FPGA設(shè)計(jì)開(kāi)發(fā)中故障的方法

FPGA近年來(lái)在越來(lái)越多的領(lǐng)域中應(yīng)用，很多大通信系統(tǒng)（如通信基站等）都用其做核心數(shù)據(jù)的處理。但是過(guò)長(zhǎng)的編譯時(shí)間，在研發(fā)過(guò)程中使得解決故障的環(huán)節(jié)非常令人頭痛。本文介紹的就是一種用仿真方法解決故障從而減少研發(fā)
關(guān)鍵字： FPGA EDA 仿真技術(shù) 方法

SoC中的處理單元性能評(píng)估及功能劃分

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP ASIC RISC FPGA SoC

基于FPGA的慣導(dǎo)系統(tǒng)溫控電路接口設(shè)計(jì)

摘要：本文介紹了一種基于FPGA的光纖陀螺慣導(dǎo)系統(tǒng)溫控電路接口設(shè)計(jì)。主要說(shuō)明了溫控電路整體結(jié)構(gòu),溫控電路工作流程,FPGA與外圍電路的通信接口和FPGA的邏輯設(shè)計(jì)等幾個(gè)方面。1 引言采用光纖陀螺的捷聯(lián)慣性導(dǎo)航系統(tǒng)是一
關(guān)鍵字： FPGA 系統(tǒng) 溫控電路接口設(shè)計(jì)

一種基于Flash型FPGA的高可靠系統(tǒng)設(shè)計(jì)

摘要:本文以星載測(cè)控系統(tǒng)為背景，提出了一種基于 Actel Flash FPGA的高可靠設(shè)計(jì)方案。采用不易發(fā)生單粒子翻轉(zhuǎn)的 flash FPGA芯片，結(jié)合 FPGA內(nèi)部的改進(jìn)型三模冗余、分區(qū)設(shè)計(jì)和降級(jí)重構(gòu)，實(shí)現(xiàn)了高實(shí)時(shí)、高可靠的系統(tǒng)。
關(guān)鍵字： Flash FPGA 系統(tǒng)設(shè)計(jì)

基于FPGA的大屏幕LED點(diǎn)陣顯示系統(tǒng)設(shè)計(jì)

摘要：本文用FPGA 設(shè)計(jì) LED顯示屏接收控制系統(tǒng)，著重研究系統(tǒng)硬件設(shè)計(jì)方案，進(jìn)一步解決了 LED大屏幕數(shù)據(jù)的灰度控制、外擴(kuò)存儲(chǔ)器的性能要求及實(shí)現(xiàn)方式。用 QuartusII 軟件開(kāi)發(fā)各個(gè)模塊, QuartusII 軟件提供的人性化的
關(guān)鍵字： FPGA LED 大屏幕點(diǎn)陣顯示

基于FPGA的單片機(jī)外圍接口電路設(shè)計(jì)

摘要：利用現(xiàn)場(chǎng)可編程門陣列 FPGA實(shí)現(xiàn)單片機(jī)的外設(shè)接口電路可以簡(jiǎn)化單片機(jī)系統(tǒng)的硬件電路，提高系統(tǒng)的集成度、可靠性和系統(tǒng)設(shè)計(jì)的靈活性。本文介紹了基于 FPGA的單片機(jī)外設(shè)接口電路的基本設(shè)計(jì)方法，分別給出了各個(gè)功
關(guān)鍵字： FPGA 單片機(jī) 外圍接口電路設(shè)計(jì)

采用FPGA的嵌入式系統(tǒng)XBD文件設(shè)計(jì)

采用FPGA的嵌入式系統(tǒng)XBD文件設(shè)計(jì),隨著可編程邏輯器件的不斷進(jìn)步和發(fā)展，
　　MHS和MSS文件都是根據(jù)系統(tǒng)要求在EDK環(huán)境下生成的。MHS文件包含了對(duì)整個(gè)嵌入式系統(tǒng)的定義，包括處理器、總線、外圍設(shè)備、地址空間等，用于整個(gè)硬件平臺(tái)的綜合、實(shí)現(xiàn);MSS文
關(guān)鍵字：文件設(shè)計(jì) XBD 系統(tǒng) FPGA 嵌入式采用

FPGA設(shè)計(jì)的安全性問(wèn)題解答

FPGA設(shè)計(jì)的安全性問(wèn)題解答, Q1：FPGA設(shè)計(jì)與DSP設(shè)計(jì)相比，最大的不同之處在哪里？　

A1：這個(gè)問(wèn)題要從多個(gè)角度看。它們都用于某個(gè)功能的硬件電路實(shí)現(xiàn)，但是它們的側(cè)重點(diǎn)有所不同。這里涵蓋的說(shuō)一下。

1)內(nèi)部資源

FPGA側(cè)重于設(shè)計(jì)具有
關(guān)鍵字：問(wèn)題解答安全性設(shè)計(jì) FPGA

共6780條 216/452 |‹ « 214 215 216 217 218 219 220 221 222 223 » ›|

fpga-to-asic介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。創(chuàng)建詞條

fpga-to-asic電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開(kāi)關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga-to-asic相關(guān)帖子

在米爾FPGA開(kāi)發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬(wàn)兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無(wú)法通信
專業(yè)FPGA芯片分銷

fpga-to-asic資料下載

FPGA實(shí)例之135個(gè)FPGA經(jīng)典例程
如何自學(xué)FPGA與FPGA的發(fā)展方向---技巧篇
FPGA視頻教程之使用FPGA進(jìn)行嵌入式信號(hào)處理系統(tǒng)設(shè)計(jì)視頻資料下載
FPGA如何應(yīng)用于視頻處理實(shí)例——實(shí)用篇
FPGA——FPGA應(yīng)用開(kāi)發(fā)入門與典型實(shí)例
FPGA秘籍——FPGA的零基礎(chǔ)入門教程
Xilinx_FPGA系列入門教程（一）—如何搭建Xilinx
FPGA設(shè)計(jì)--《成為Xilinx FPGA設(shè)計(jì)專家》(基礎(chǔ)篇)

fpga-to-asic專欄文章

熱門主題

FPGA-to-ASIC 樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();